基于fpga的嵌入式系统设计——复习题

A. Nor flash的的特点是写入数据慢读出数据快。多用于存储指令。

B. 所有的Flash存储器都存在“位交换”，故必须使用EDC/ECC算法以确保稳定性 C. Sram是静态随机存储器，一般读写速度很快但容量较小。 D. DDR是在SDRAM的基础上提高一倍时钟。

（21） 在FPGA设计中不属于软件硬件协同设计的是（ ）

A．C2H（C to Hardware）硬件加速编译器 B．难于用软件实现的部分功能用硬件实现 C．在C程序中使用自定义外设的函数 D．根据顶层设计要求，合理划分软硬件结构

（22） 下列关于Verilog HDL模块连接正确的是：（ ）

Module1 Module2( .a (code1 ) , .clk (clk) , .rst (rst ) , .b ( k1 ) A. a是顶层模块，code1是底层模块。 B. b是顶层模块，k1是底层模块。

C. Module1是底层模块，Module2是顶层模块。 D. Module2的端口可以用reg类型定义

（23） 下列不属于软核处理器的是：（ ）

A．Leon3 B. OpenRisc1200 C. Microblaze D. MIPS

（24） 关于SystemC和SystemVerilog的说法正确的是（ ）

A．SystemC适合顶层建模，SystemVerilog适合验证 B．SystemVerilog适合顶层建模，SystemC适合验证 C．SystemVerilog是Verilog的升级版本 D．SystemC可以直接转换为RTL代码

（25） μCOS-II操作系统属于：（ ）

A. 顺序执行系统 B. 占先式实时操作系统 C. 非占先式实时操作系统 D. 分时操作系统

（26） uC/OS-II的任务调度策略是（ ）

A．哪个任务的优先级高就先执行哪个任务 B．高优先级的任务会被低优先级的任务抢占 C．各自轮流执行一段时间再让出CPU

D．如果某个任务一直得不到CPU资源，就会进入等待状态

（27） 在uC/OS-II系统中不属于信号量用途的是（ ）

A．共享资源的控制 B．用来表示一个事件的发生 C．实现两个任务之间信息的传递 D．实现两个任务的同步

) （28） 下列关于uClinux的说法正确的是（ ）

A．uClinux是在linux的基础上裁剪了内核和应用程序库。 B．uClinux可以使用linux的一部分命令

C．uClinux由于没有MMU，故仅能运行在没有MMU的处理器上 D．uClinux是硬实时的嵌入式操作系统

（29） 下列关于uClinux的说法正确的是: （ ）

A. uClinux是在linux的基础上裁剪了内核和应用程序库。 B. uClinux可以使用linux的一部分命令

C. uClinux由于没有MMU，故仅能运行在没有MMU的处理器上 D. uClinux是硬实时的嵌入式操作系统。

（30） 下列对I2C总线说法正确的是:（ ）

A. SCL线为高电平时，SDA线又低电平向高电平跳变表示数据传输的开始。 B. SCL线为低电平时，SDA线又低电平向高电平跳变表示数据传输的结束。 C. SDA线是双向的，而SCL线是单向的。 D. 在标准传输模式下，I2C总线的速度是400Kb/s

4、 判断题 （在题后括号内填入：√ / ×）

（1） NiosII处理器是可以配置成16位或32位的处理器。（ ）

（2） Avalon接口是一个同步协议的接口，所以Avalon总线不能与异步设备连接。（ ） （3） 在SOPC设计中，SDRAM控制器核与SDRAM芯片之间需要PLL调整时钟相位。

（ ）

（4） ANSI C数据类型不能明确地定义数据的宽度。（ ）

（5） 在SOPC Builder中Auto-Assign IRQs能做出最好的IRQ分配。（ ）

（6） 在设计时可以将NiosII程序和FPGA配置数据同时存放在同一个Flash中，这就需

要一个配置控制器来驱动Flash输出配置数据以完成FPGA的配置。（ ）

（7） 在SOPC Builder中定义CPU的复位地址在Flash，而在NiosII IDE中程序被连接到

Flash之外的存储器，那么elf2flash实用程序将在用户程序前插入一个Boot-copier。（ ）

（8） NiosII的定时器计数模式有两种，一种是单次减1，另外一种是连续减1。（ ） （9） 通常处理器的异常地址都是固定的，但是NiosII处理器的异常地址是可以配置的。

（ ）

（10） NiosII IDE不能使用asm/C/C++混合编程。（ ）

（11） NiosII系统结构中有32个32位的通用寄存器，8个32位控制寄存器。（ ） （12） Avalon接口是一个同步协议的接口。（ ）

（13） 在较高频率下SDRAM控制器核与SDRAM芯片之间需要PLL调整时钟相位。（ ） （14） NiosII的定时器控制器的特性之一是具有增1、减1两种计数模式。（ ）

（15） 在QuartusII编译之前，对FPGA未使用的引脚一般要设置成As input tri-stated。（ ） （16） Flash的数据总线是三态的，NiosII CPU与Flash相连接时需要Avalon三态总线桥。

（ ）

（17） 在SOPC Builder中定义CPU的复位地址在Flash，而在NiosII IDE中用户程序被连

接Flash之外的地址，那么elf2flash实用程序将在用户程序前插入一个Boot-copier。（ ）

（18） 对于SDRAM控制器的数据引脚，可以与OUTPUT属性的引脚相连，也可以与BIDIR

属性的引脚相连。（ ）

（19） SOPC Builder提供了一个组件编辑器，一个典型的组件主要有三部分组成：硬件文

件、软件文件和组件描述文件三部分组成。（ ）

（20） system.h头文件对SOPC硬件进行了软件的描述。（ ） （21） 组合逻辑的输出不受输入信号的变化而变化。（ ）

（22） ASIC比FPGA的设计流程长，但却有批量的价格优势。（ ）

（23） 在verilog语言电路设计中，若某信号定义为reg变量，哪么它一定是一个触发器的

输出信号。（ ）

（24） 在仿真电路中，_`timescale 1us/1ns 伪指令定义了仿真电路的时间单位是1us 。

（ ）

（25） 在verilog语言电路设计中，always语句块不可以描述组合电路，因为always语句

块中的输出信号必须定义为reg变量。（ ）

（26） 在verilog电路设计中，如果一个reg类型变量，在多个always语句块中被赋值，如

果仿真时没有发现设计有问题，那么逻辑综合也就不会出问题。（ ）

（27） 在Verilog电路设计中要避免使用循环语句，因为这些语句是不可逻辑综合的。（ ） （28） 在数字电路设计中，不要用多级逻辑产生的时钟，这样的时钟容易有毛刺，导致存

储元件不能正确锁存数据。（ ）

5、 问答题/论述题

（1） EDA技术的含义和内容是什么？

（2） 比较电子系统传统设计方法和采用EDA技术设计方法的区别。 （3） EDA技术有哪些突出的优点？

（4） 你认为EDA技术的核心是什么？请详细说明理由。

（5） 一个电子系统可由单片机技术实现，也可由EDA技术实现，请比较两种方案各

自的特点。

（6） Altera器件有哪些类型？各自特点是什么？

（7） Cyclone II系列的FPGA器件的主要组成部分是什么？ FPGA芯片中的LE、LUT

代表什么含义，其作用是什么？

（8） ISP有什么意义？

（9） CPLD和FPGA有什么差异？在实际应用中各有什么特点？ （10） 可编程器件是如何分类的？

（11） Altera新型系列可编程器件的内部结构有哪些变化？ （12） 如何评价器件内部的大容量存储器和DSP块？ （13） 有哪些器件系列支持NiosⅡ嵌入式处理器？

（14） Quartus Ⅱ软件有哪些主要的设计特性？

（15） Quartus Ⅱ软件有几种设计流程，各流程之间的关系如何？ （16） Quartus Ⅱ软件有几种设计输入方法？如何生成自己的功能模块？

（17） 在全编译过程中，各功能模块有哪些设置特点？如何从编译报告中查看设计性

能？

（18） 功能仿真与时序仿真有什么区别？如何正确查看这两种仿真结果的波形？ （19） 在Quartus Ⅱ软件中如何进行设计的引脚分配？ （20） 如何选择编程硬件？如何改变器件的编程模式？

（21） 结合第2章内容考虑，Quartus Ⅱ软件是如何实现与第三方EDA工具接口的？ （22） 当在ModelSim软件中进行设计仿真时，为什么不能直接在Windows资源管理

器中建立设计仿真库，而必须在ModelSim中使用菜单操作或使用vlib、vmap命令完成？

（23） 如何在ModelSim软件中设置Altera仿真库？

（24） 在Quartus Ⅱ软件中如何设置后台调用第三方综合、仿真工具？

（25） 比较说明Nios Ⅱ相对第一代Nios有哪些特点和优势？ （26） 简述Nios Ⅱ嵌入式系统的开发流程。

（27） 什么是SOPC技术？它的基本特征有哪些？ （28） SOPC Builder 有哪些功能特点？

（29） 查看所安装的SOPC Builder 中的模块池，都有哪些可供用户调用的模块？

（30） 什么是LogicLock技术，在设计中为什么要使用LogicLock技术？ （31） LogicLock区域有几种类型，各有什么特点？

（32） 如何导出LogicLock区域约束？为什么要反向标注LogicLock区域？