多功能数字钟设计实验报告

3）闹钟模块原理图如图3所示

闹钟设定电路

闹钟和正常时钟比较模块电路

图3

4

4）整点报时模块电路原理图如图4

图4

5）秒脉冲产生电路原理图，见下图5

图5

5

四、主要实验元件及器材清单 CommentCap Description Capacitor Designator C1, C2 Footprint RAD-0.3 LibRef Cap Quantity2 7.62 mm Black Surface Green Dpy Green-CC7-Segment Display: CC, RH DPDS1, DS2, DS3, DS4, DS5, DS6LEDDIP-10/C5.08RHD Dpy Green-CC6 HH, HL, MH, ML, SH, SL, Ua, Ub, DIP-1674LS161 Electrical BellResistor 74LS161 9 Res2 BellSW-2B LS1 UcR1, R2, R3PIN2 AXIAL-0.4SW-2BP008 Res2 BellSW-2B 3 1214 Precision TimerS[JF], S[JS]Ud NE555P74LS00 NE555P74LS00 BCD-to-Seven-Segment Latch/Decoder/Display DriverUH, UHZ, UM, USUJDIP-1474LS153 DIP-1674LS 174LS13 UJ1DIP-1474L 174LS09UJ3DIP-1474L1U[HH], U[HL], U[MH], U[ML], U[SH], U[SL]648-08MC74HC4511N674LS48 五、系统设计与实现

1、总电路图（见附页） 2、工程变化订单（见附页） 3、PCB图（见附页） 4、3D图（见附页）

六、总结

通过本次软件仿真设计实验收获很多，耗时也比较多，从一开始的基本模制计数器的设计到最后数字钟的形成都经历了很多困难，但最终还是解决并成功的完成了多功能数字钟的设计。首先说一下遇到的问题主要有一下6点。

1、对Altium designer 软件的基本操作不熟悉，一边摸索一边画图（包括元器件查找、元件布局和布线，环境配置等）；

6

2、在进行整点报时模块和闹钟模块设计的时候面临的问题是蜂鸣器的高低音无法区分，整点报时的时候蜂鸣器只要满足条件就一直响，没有高低音的区别，在进行闹钟设计的时候更加困难，一开始只能在电路里设计不可调节的闹钟设计到后来的任意时刻的设置且在数码管上显示不影响正常计数，一开始想着通过控制场效应的导通选择正常计数的数据和闹钟设定的数据在数码管上显示，但是一试发现不行，后来想到一种方案就是通过数据选择器实现2路数据的选择，只需要通过一个开关控制数据选择器的地址代码就可以选择出一路数据，因此闹钟的设定模块成功设计出来，但是在进行正常时钟与闹钟比较的时候又被卡住了，最后就通过异或门和与非门构建出同或门实现正常时钟和闹钟的时间比较二达到闹钟的功能。 3、画PCB图的时候因为用的是Altium designer元器件封装不全； 4、PCB布线环境设置也是一个难点，刚入门PCB对布线环境不清楚；

5、元器件布局特别困难，为了板子的美观和布线更加容易必须考虑很多因素才决定一个元器件的位置；

6、布线的时候使用了10多根跳线，这个过程中连线的难以基本取决于布局的工作和环境设置。

收获又以下几点：

1、对系统设计的认识更加深入，逻辑设计能力得到很大的提高，各种软件的使用也更加熟练；

2、虽然在整个过程中遇到很多问题，但是通过查资料自己把问题解决还是很开心的，使得我对资料的收集和整理能力得以提高，资源获取速度大大加快，获取资源的途径更加丰富。

7