计算机组成原理试题库(含答案)

17．以下叙述中__B____是错误的。

A．取指令操作是控制器固有的功能，不需要在操作码控制下完成； B．所有指令的取指令操作都是相同的；

C．在指令长度相同的情况下，所有指令的取指操作都是相同的。 18．I/O与主机交换信息的方式中，中断方式的特点是__B__。

A．CPU与设备串行工作，传送与主程序串行工作； B．CPU与设备并行工作，传送与主程序串行工作； C．CPU与设备并行工作，传送与主程序并行工作。

19．设寄存器内容为11111111，若它等于 +127，则为___D___。

A．原码； B．补码； C．反码； D．移码。 20．设机器数采用补码形式（含l位符号位），若寄存器内容为9BH，则对应的十进制数为_C_____。

A．-27； B．-97； C．-101； D．155。 二、填空题（共20分，每空1分）

1．DMA的数据块传送可分为 A 、 B 和 C 阶段。

2．设 n = 16 （不包括符号位），机器完成一次加和移位各需100ns，则原码一位乘最多需 A ns,补码Booth算法最多需 B ns。

3．设相对寻址的转移指令占2个字节，第一字节为操作码，第二字节是位移量（用补码表示），每当CPU从存储器取出一个字节时，即自动完成（pc）+ 1→ pc。设当前指令地址为3008H，要求转移到300FH，则该转移指令第二字节的内容应为 A 。若当前指令地址为300FH，要求转移到3004H，则该转移指令第二字节的内容为 B 。

4．设浮点数阶码为8位（含1位阶符），用移码表示，尾数为24位（含1位数符），用

补码规格化表示，则对应其最大正数的机器数形式为 A ，真值为 B （十进制表示）；对应其绝对值最小负数的机器数形式为 C ，真值为 D （十进制表示）。

5．I/O的编址方式可分为 A 和 B 两大类，前者需有独立的I/O指令，后者可通过 C 指令和设备交换信息。

6．动态RAM靠 A 的原理存储信息，因此一般在 B 时间内必须刷新一次，刷新与 C 址有关，该地址由 D 给出。

7．在微程序控制器中，一条机器指令对应一个 A ，若某机有35条机器指令，通常可对应 B 。

三、解释下列概念（共10分，每题2分）

1．CMAR 2．总线 3．指令流水 4．单重分组跳跃进位 5．寻址方式 四、计算题（6分）

设某机主频为8MHz，每个机器周期平均含2个时钟周期，每条指令平均有2.5个机器周期，试问该机的平均指令执行速度为多少MIPS？若机器主频不变，但每个机器周期平均含4个时钟周期，每条指令平均有5个机器周期，则该机的平均指令执行速度又是多少MIPS？

五、简答题（共20分）

1．CPU包括哪几个工作周期？每个工作周期的作用是什么。（4分） 2．什么是指令周期、机器周期和时钟周期？三者有何关系?（6分）

3．某机有五个中断源，按中断响应的优先顺序由高到低为L0,L1,L2,L3,L4，现要求优先顺序改为L3,L2,L4,L1,L0，写出各中断源的屏蔽字。（5分）

中断源 L0 L1 L2 L3 L4 屏蔽字 0 1 2 3 4 4．某机主存容量为4M×16位，且存储字长等于指令字长，若该机的指令系统具备56种操作。操作码位数固定，且具有直接、间接、立即、相对、变址五种寻址方式。（5分） （1）画出一地址指令格式并指出各字段的作用； （2）该指令直接寻址的最大范围（十进制表示）； （3）一次间址的寻址范围（十进制表示）； （4）相对寻址的位移量（十进制表示）。 六、问答题（共15分） 1．按序写出完成一条加法指令ADD α(α为主存地址)两种控制器所发出的微操作命令及节拍安排。（8分）

2．假设磁盘采用DMA方式与主机交换信息，其传输速率为2MB/s，而且DMA的预处理需1000个时钟周期，DMA完成传送后处理中断需500个时钟周期。如果平均传输的数据长度为4KB，试问在硬盘工作时，50MHz的处理器需用多少时间比率进行DMA辅助操作（预处理和后处理）。（7分）（输入输出 4）

七、设计题（10分）

设CPU共有16根地址线，8根数据线，并用作访存控制信号（低电平有效），用作读写控制信号（高电平为读，低电平为写）。现有下列芯片及各种门电路（门电路自定），如图所示。

画出CPU与存储器的连接图，要求：

（1）存储芯片地址空间分配为：0～2047为系统程序区；2048～8191为用户程序区。 （2）指出选用的存储芯片类型及数量； （3）详细画出片选逻辑。

计算机组成原理试题六

一、选择题（共5分，每题1分）

1．设寄存器内容为80H，若它对应的真值是 – 127，则该机器数是 A．原码； B．补码； C．反码； D．移码。 2．下列叙述中 是正确的。

A．程序中断方式中有中断请求，DMA方式中没有中断请求； B．程序中断方式和DMA方式中实现数据传送都需中断请求； C．程序中断方式和DMA方式中都有中断请求，但目的不同； D．DMA要等到指令周期结束时才进行周期窃取。

3．设机器数字长为32位，一个容量为16MB的存储器，CPU按半字寻址，其寻址范围是 。

24232221

A．2； B．2； C．2； D．2。

4．在中断接口电路中，向量地址可通过 B 送至CPU。

A．地址线； B．数据线； C．控制线； D．状态线。 5．在程序的执行过程中，Cache与主存的地址映象是由 D 。

A．程序员调度的； B．操作系统管理的； C．由程序员和操作系统共同协调完成的；

D．硬件自动完成的。

6．总线复用方式可以______。

A．提高总线传输带宽；B．增加总线功能；C．减少总线中信号线数量；D．提高CUP利用率。

7．下列说法中正确的是 。

A．Cache与主存统一编址，Cache的地址空间是主存地址空间的一部分； B．主存储器只由易失性的随机读写存储器构成； C．单体多字存储器主要解决访存速度的问题；

D．Cache不与主存统一编址，Cache的地址空间不是主存地址空间的一部分。 8．在采用增量计数器法的微指令中，下一条微指令的地址______。

A．在当前的微指令中；B．在微指令地址计数器中；C．在程序计数器；D．在CPU中。 9．由于CPU内部操作的速度较快，而CPU访问一次存储器的时间较长，因此机器周期通常由______来确定。

A．指令周期；B．存取周期；C．间址周期；D．执行周期。 10．RISC机器______。

A．不一定采用流水技术； B．一定采用流水技术；

C．CPU配备很少的通用寄存器； D．CPU配备很多的通用寄存器。 11．在下列寻址方式中， 寻址方式需要先计算，再访问主存。 A．立即；B．变址；C．间接；D．直接。

12．在浮点机中，判断补码规格化形式的原则是______。

A．尾数的第一数位为1，数符任意； B．尾数的符号位与第一数位相同； C．尾数的符号位与第一数位不同； D．阶符与数符不同。 13．I/O采用统一编址时，进行输入输出操作的指令是______。

A．控制指令； B．访存指令； C．输入输出指令； D．程序指令。

14．设机器字长为32位，存储容量为16MB，若按双字编址，其寻址范围是 。 A．8MB；B．2M；C．4M；D．16M。

15． 寻址对于实现程序浮动提供了较好的支持。 A．间接寻址；B．变址寻址；C．相对寻址；D．直接寻址。 16．超流水线技术是______。

A．缩短原来流水线的处理器周期； B．在每个时钟周期内同时并发多条指令； C．把多条能并行操作的指令组合成一条具有多个操作码字段的指令； D．以上都不对。

17．以下叙述中错误的是______。

A．指令周期的第一个操作是取指令；B．为了进行取指令操作，控制器需要得到相应的指令；

C．取指令操作是控制器自动进行的；D．指令周期的第一个操作是取数据。 18．I/O与主主机交换信息的方式中，DMA方式的特点是______。

A．CPU与设备串行工作，传送与主程序串行工作； B．CPU与设备并行工作，传送与主程序串行工作； C．CPU与设备并行工作，传送与主程序并行工作； D．CPU与设备串行工作，传送与主程序并行工作。 19．若9BH表示移码（含1位符号位）．其对应的十进制数是______。 A．27； B．-27； C．-101； D．101。 20．在二地址指令中 是正确的。

A．指令的地址码字段存放的一定是操作数； B．指令的地址码字段存放的一定是操作数地址；

C．运算结果通常存放在其中一个地址码所提供的地址中；

D．指令的地址码字段存放的一定是操作码。 二、填空题（共20分，每空1分）

1．32位字长的浮点数，其中阶码8位（含1位阶符），基值为2，尾数24位（含1位数符），则其对应的最大正数是 A ，最小的绝对值是 B ；若机器数采用补码表示，且尾数为规格化形式，则对应的最小正数是 C ，最小负数是 D 。（均用十进制表示）

2．CPU从主存取出一条指令并执行该指令的时间叫 A ，它通常包含若干个 B ，而后者又包含若干个 C 。 D 和 E 组成多级时序系统。

3．假设微指令的操作控制字段共18位，若采用直接控制，则一条微指令最多可同时启动 A 个微操作命令。若采用字段直接编码控制，并要求一条微指令能同时启动3个微操作，则微指令的操作控制字段应分 B 段，若每个字段的微操作数相同，这样的微指令格式最多可包含 C 个微操作命令。

4．一个8体低位交叉的存储器，假设存取周期为T，CPU每隔 （T = 8）时间启动一个存储体，则依次从存储器中取出16个字共需 A 存取周期。

5．I/O与主机交换信息的控制方式中， A 方式CPU和设备是串行工作的。 B 和 C 方式CPU和设备是并行工作的，前者传送与主程序是并行的，后者传送和主机是串行的。 6．设n =16位（不包括符号位在内），原码两位乘需做 A 次移位，最多做 B 次加法；补码Booth算法需做 C 次移位，最多做 D 次加法。