基于单片机控制的直流恒流源设计(3) - 图文

辽宁科技学院本科生毕业设计(论文) 第9页

单片机系列产品应用比较广泛，本系统采用的单片机为STC89C52。硬件原理图如图3.1所示，单片机引脚描述如下：

电源:VCC：芯片电源，接+5V；GND：接地端。 时钟:XTAL1、XTAL2 晶体振荡电路反相输入端和输出端。 控制线:控制线共有4根：

ALE/PROG:地址锁存允许/片内EPROM编程脉冲； ALE功能：用来锁存P0口送出的低8位地址；

PROG功能：片内EPROM的芯片，EPROM编程期间，引脚输入编程脉冲； PSEN:外ROM读选通信号； RST/VPD:复位/备用电源；

RST（Reset）功能：复位信号输入端； VPD功能：在Vcc掉电情况下，接备用电源； EA/Vpp:内外ROM选择/片内EPROM编程电源； EA功能：内外ROM选择端；

Vpp功能：片内有EPROM的芯片，EPROM编程期间，施加编程电源Vpp。

I/O线 : 80C52共有4个8位并行I/O端口：P3、P2、P1、P0口，共32个引脚。P3口还具有第二功能，用特殊信号输入输出和控制信号（属控制总线）。 3.1.2 单片机基本系统

单片机基本系统即为最小系统，是指一个真正可用的单片机最小配置系统。这种系统所选择的单片机内部资源已经能够满足系统的硬件要求，不需外接存储器或I/O接口，只须在芯片上外接时钟电路和复位电路即可。单片机系统是整个数控系统的核心部位，主要用于键盘扫描、数据处理、采样反馈、实时调节等功能。

本次设计采用STC89C52单片机作为主控单元，图3.1为单片机最小系统的构成

辽宁科技学院本科生毕业设计(论文) 第10页

电路图。其中RST引脚所接为复位电路，由按键、10uF极性电容、10K电阻够成；XTAL1与XTAL2引脚外接时钟电路，由11.0592晶振与两个大小为30pF的电容够成。

C1U330p19XTAL1P0.0/AD0P0.1/AD1P0.2/AD2P0.3/AD3P0.4/AD4P0.5/AD5P0.6/AD6P0.7/AD7P2.0/A8P2.1/A9P2.2/A10P2.3/A11P2.4/A12P2.5/A13P2.6/A14P2.7/A15P3.0/RXDP3.1/TXDP3.2/INT0P3.3/INT1P3.4/T0P3.5/T1P3.6/WRP3.7/RD393837363534333221222324252627281011121314151617D0D1D2D3D4D5D6D7CSCLKDIRSRWEX1CRYSTALC2+5v30p18XTAL29RSTC3R210kP1.01P1.12P1.23P1.345678P1.0/T2P1.1/T2EXP1.2P1.3P1.4P1.5P1.6P1.7AT89C5210uF293031PSENALEEAP30P31P32P33P34P35P36P37图3.1 STC89C52单片机小系统

3.2 键盘扫描

本系统需要人为的输入数据，因此需要设有键盘。在单片机应用系统中，键盘的每一个键都被赋予特定的功能，它们通过接口电路与单片机相连，通过软件了解按键的状态及键信息的输入，并执行该键的功能处理程序。

键盘是一组按键的集合，每个按键都是一个常开开关电路，如图3.2(a)所示。当按键K未被按下时，P1.0输入为高电平，K闭合时，P1.0输入为低电平。通常按键在按下和释放是都存在一个抖动的暂态过程，如图3.2(b)所示。这种抖动的暂态过程大约经过5~10ms的时间，人的肉眼是察觉不到的，但对高速的CPU是有反应的，可能产生误处理。所以，通常需要进行软件延时，让前沿抖动消失后再检测一次键的状态，如果仍保持闭合状态电平，则确认真正有键按下。按键释放后，仍需要显示消抖后才能转入该键的处理程序。

辽宁科技学院本科生毕业设计(论文) 第11页

单片机 P1.0

(a) 按键原理 (b) 按键的电压抖动

图3.2 按键及键抖动原理

前沿抖动

后沿抖动

+5V

键按下

Key

闭合稳定

键释放

键盘硬件图如3.3:

P1.0P1.1P1.2P1.3图3.3键盘基本图

本此设计，数据输入按键采用步进按键。 3.3 A/D及D/A转换器 3.3.1 D/A转换原理

由于单片机控制系统是数字电路，而恒流源部分为模拟电路，两者之间的通信须要采用A/D与D/A转换器。本系统采用的是ADC0832和DAC0832，均为8位分辨

辽宁科技学院本科生毕业设计(论文) 第12页

率的集成芯片，DAC0832芯片以其价格低廉、接口简单、转换控制容易等优点，在单片机应用系统中得到广泛的应用。D/A转换器由8位输入锁存器、8位DAC寄存器、8位D/A转换电路及转换控制电路构成，其引脚分布及内部结构如图3-5所示。

1、DAC0832的结构

D0～D7：8位数据输入线，TTL电平，有效时间应大于90ns(否则锁存器的数据会出错)；

Vcc：电源输入端，Vcc的范围为+5V～+15V； VREF：基准电压输入线，VREF的范围为-10V～+10V； AGND：模拟信号地； DGND：数字信号地。

CS：片选信号输入线（选通数据锁存器），低电平有效； ILE：数据锁存允许控制信号输入线，高电平有效；

WR1：数据锁存器写选通输入线，负脉冲（脉宽应大于500ns）有效。由ILE、CS、WR1的逻辑组合产生LE1，当LE1为高电平时，数据锁存器状态随输入数据线变换，LE1的负跳变时将输入数据锁存；

XFER：数据传输控制信号输入线，低电平有效，负脉冲（脉宽应大于500ns）有效；

WR2：DAC寄存器选通输入线，负脉冲（脉宽应大于500ns）有效。由WR1、XFER的逻辑组合产生LE2，当LE2为高电平时，DAC寄存器的输出随寄存器的输入而变化，LE2的负跳变时将数据锁存器的内容打入DAC寄存器并开始D/A转换。

IOUT1：电流输出端1，其值随DAC寄存器的内容线性变化； IOUT2：电流输出端2，其值与IOUT1值之和为一常数；

RFB：反馈信号输入线，改变RFB端外接电阻值可调整转换满量程精度；