EAD课程设计D触发器

课程设计

路中各传输门的开通与关闭，进而控制信号的输送与锁存。该电路设计可以对输入端信号进行锁存，也可以对输出端信号进行锁存。该触发器的触发方式为上升沿触发。 2.2.2 功能描述

触发器是一种时钟控制的记忆器件，触发器具有一个控制输入讯号 (Clk)。Clk讯号使触发器只在特定时刻才按输入讯号改变输出状态。若触发器只在时钟CLK由L到H (H到L) 的转换时刻才接收输入，则称这种触发器是上升沿 (下降沿) 触发的。 触发器可用来储存一位的数据。通过将若干个触发器连接在一起可储存多位元的数据，它们可用来表示时序器的状态、计数器的值、电脑记忆体中的ASCII码或其他资料。

D触发器是最常用的触发器之一。对于上升沿触发D触发器来说，其输出Q只在Clk由L到H的转换时刻才会跟随输入D的状态而变化，其他时候Q则维持不变。图2.4为D触发器的符号图，图2.5显示了上升沿触发D触发器的时序图。

图2.4 D触发器的符号图

图2.5 上升沿D触发器的时序图

7

课程设计

2.3 单元模块电路设计及仿真

2.3.1 反相器电路设计

反相器由一个PMOS和一个NMOS组成，PMOS和NMOS的衬底是分开的，NMOS的衬底接最低电位——地，PMOS的衬底接最高电位——vdd。NMOS的源极接地，漏极接高电位，PMOS的源极接vdd,漏极接低电位。输入信号A对两管来说，都加在g和s之间，但是由于NMOS的s接地，PMOS的s接vdd，所以A对两管来说参考电位是不同的。下面给出了反相器的原理图、仿真参数设置、spice标准网表以及反相器的仿真结果。

（1）反相器电路原理图

图2.6 反相器原理图

（2） 反相器仿真参数设置

图2.7 反相器仿真参数设置

8

课程设计

（3） 反相器spice标准网表

仿真时的spice网表输出如下图2.8所示：

图2.8 反相器的spice网表

（4） 反相器的仿真结果

反相器仿真结果如下2.9所示：

图2.9 反相器仿真结果

上图中的a为输入信号，y为输出信号，输入与输出刚好相反，因此，成功地实现了反相器的功能。 2.3.2 与非门电路设计

9

课程设计

二输入与非门由两个PMOS管并联与两个串联的NMOS管相连构成，电路图见图2.10。对于与非门，当A(B)为低电平时，M2(M1)导通，M3(M4)截止，形成从vdd到输出端Y的通路，阻断了Y到地的通路。这时相当于一个有限的PMOS管导通电阻（称为上拉电阻）和一个无穷的NMOS管的截止电阻（尽管有一个NMOS管电阻仍是无穷大）的串联分压电路，输出为高电平（vdd）。如果输入端A和B均为高电平，使得两个NMOS管均导通，两个PMOS管均截止，形成了从Y到地的通路，阻断了Y到电源的通路，呈现一个有限的NMOS导通电阻（称为下拉电阻）和无穷大的PMOS管截止电阻的分压结果，输出为低电平。下面给出了与非门的原理图、仿真参数设置、spice标准网表以及与非门的仿真结果。 （1）与非门电路原理图

图2.10与非门电路原理图

（2） 与非门仿真参数设置

图2.11与非门仿真参数设置

10