EDA课程设计

EDA课程设计论文

西安建筑科技大学课程设计（论文）任务书

专业班级： 学生姓名: 指导教师（签名）：

一、课程设计（论文）题目

数

字

时

钟

二、本次课程设计（论文）应达到的目的

课程设计（论文）是实践教学环节的重要组成部分，其目的是通过对相关理论知识的应用和对相关软件的实际操作，使学生能过更好地掌握课程内容以及相关编程的基本技能，以更有效地达到教学目的，提高学生的专业素质。

三、本次课程设计（论文）任务的主要内容和要求（包括原始数据、技术参数、设计要求等）

要求: 课程设计（论文）要求学生在认真复习教材的基础上，查阅相关资料、认真阅读相关的设计要求，独立按时完成任务；课程设计的说明书、论文要求简洁、通顺、计算正确，程序完整、清楚、规范。

主要内容: 数字时钟的基本信息：

1、能够显示1/10秒、秒、分、时，数码管采用分时复用，有清零按健、停止/开始按键。

2、熟练掌握各种计数器的使用，能用计数器构成十进制、六十进制、十二进制等所需进制的计数器。

? 3、能用低位的进位输出构成高位的计数脉冲。

四、应收集的资料及主要参考文献：

《可编程逻辑器件原理、开发与应用》 赵曙光

五、审核批准意见

教研室主任（签字）

第 1 页 共 20 页

EDA课程设计论文

目 录

一、数字时钟设计的背景 .................................................................................................... 3 二、数字时钟设计的目的 .................................................................................................... 3 三、数字时钟的功能 ................................................................................................................ 3 四、数字时钟的设计 ................................................................................................................ 3 1．设计思路 ............................................................................................................................... 3 1.1数字时钟控制器的输入输出总体框图 ....................................................... 3 1.2数字时钟控制器的总体设计框图 .................................................................. 4 2. 方案论证 ................................................................................................................................ 4 2.1 数字钟设计方案论证 ............................................................................................. 4 3. 单元模块设计部分 ......................................................................................................... 5 3.1 时钟分频模块 .............................................................................................................. 5 3.2 时分秒计时控制电路模块 .................................................................................. 6 3.3译码显示模块 ............................................................................................................ 15 4. 系统仿真 .............................................................................................................................. 17 4.1数字钟仿真图 ............................................................................................................ 17 4.2 数字钟原理图 ............................................................................................................ 17 五、课程设计总结 ................................................................................................................... 19

第 2 页 共 20 页

EDA课程设计论文

一、数字时钟设计的背景

本学期我们完成了《EDA技术基础》课程的学习，相应的已经学习了有关的硬件语言：VHDL语言，通过课程学习过程中理论与实践的结合，已经对应用VHDL语言和EDA技术来设计电路有一些了解。

二、数字时钟设计的目的

1.掌握多级计数器级联的原理和其设计方法； 2.掌握多个数码管显示的原理与方法； 3.掌握用FPGA技术的层次化设计方法；

4.进一步掌握用VHDL硬件描述语言的设计思想，熟练的用原理图方式或VHDL语言设计各种进制的数字计数器（6进制、10进制、12进制）； 5.了解有关数字系统的设计。

三、数字时钟的功能

1.能显示1/10秒、秒、分、时，能以12H循环计数。 2.精度是0.1秒。

3.具有系统清零、暂停系统并使系统重新工作的功能。 4可以进行调时调分调秒的功能扩展。

四、数字时钟的设计

1．设计思路

基于VHDL语言，用TOP_DOWN的思想进行设计。 1.1数字时钟控制器的输入输出总体框图

第 3 页 共 20 页

EDA课程设计论文

Clk 时钟输入

CLRN(清零端) （开始／停止信号） START/STOP

七段数码管的输入 数字时钟 控制器 1.2数字时钟控制器的总体设计框图

CLRN(清零端) T触发器 置“1” START/STOP 分频器 CLK 与 门 时分秒计时控制电路 译 码 模 块 2. 方案论证

2.1 数字钟设计方案论证

十进制计数器、六进制计数器、二进制计数器以及由此级联成的六十进制计数器、十二进制计数器构成数字时钟的计数部分；输入25MHZ的时钟经分频器产生100HZ的时钟进入计数器电路；

对于停止／开始的控制部分功能的实现有两种方案：方案一 有普通门电路连接计数器的clrn、ldn和en，使其分别为“1”、“1”和“0”，则有各计数器真值表可知输出Q值不变，从而实现该功能。方案二 输入一个由T触发器构成的控制时钟，来实现该功能。本设计采用的是方案二。

第 4 页 共 20 页