数字频率计设计报告

.

图2：方案二结构图

3、方案选择

显然方案一要比方案二简洁、新颖，采用先测信号的周期，然后再通过单片机求周期的倒数的方法，从而得到我们所需要的低频信号的测量精度。但是方案一得具体电路在实现时比较繁琐，而且实现的高精度测量对软件的编写要求比较高。方案二可根据闸门时间选择量程范围。而方案二最大的特点就是全硬件电路实现，电路稳定性好、精度高、没有繁琐的软件调试过程，大大的缩短了测量周期。根据实际实验现有的器件及我们所掌握的知识层面，我们选择采用方案二。

三、数字频率计设计原理

所谓频率，就是周期性信号在单位时间 (1s) 内变化的次数．若在一定时间间隔T内测得这个周期性信号的重复变化次数为N，则其频率可表示为 fx=N/T 。因此，可以将信号放大整形后由计数器累计单位时间内的信号个数，然后经译码、显示输出测量结果，这是所谓的测频法。可见数字频率计主要由放大整形电路、闸门电路、计数器电路、锁存器、时基电路、逻辑控制、译码显示电路几部分组成。

.

.

被测信号VX经放大整形电路变成计数器所要求的脉冲信号I，其频率与被测信号的频率

fx相同。时基电路提供标准时间基准信号

II，其高电平持续时间

t1=1s，当l秒信号来到时，闸门开通，被测脉冲信号通过闸门，计数器开始计

数，直到l秒信号结束时闸门关闭，停止计数。若在闸门时间1s内计数器计得的脉冲个数为N，则被测信号频率fx=NHz。逻辑控制电路的作用有两个：一是产生锁存脉冲IV，使显示器上的数字稳定；二是产生清\脉冲V，使计数器每次测量从零开始计数。各信号之间的时序关系如图3所示。

四、单元电路分析

1、放大整形电路

【2】

J221U1DCON21213374LS0074LS0012R7R247k200k100KRP2QB147uF9013C3J121CON2R439k411510674LS00U1C74LS00931098R510U2C74LS00C2R6100uF1kEC2U1BU1A 图4：放大整形电路的原理图

放大整形电路由晶体管9013与74LS00 等组成。其中9013组成放大器将输

入频率为fx的周期信号如正弦波、三角波等进行放大。与非门74LS00构成施密特触发器，它对放大器的输出信号进行整形，使之成为矩形脉冲。

.

8.

2、时基电路

VCC【1】

48RP1100KU147R147kRESETC100.1uFDISCHGVCCR339kTHOLDTRIG62OUTCVOLT3GND55515C60.01uFC110uF图5：时基电路

时基电路的作用是产生一个标准时间信号（高电平持续时间为 1s），由定时器555构成的多谐振荡器产生。若振荡器的频率 f0=1?t1?t2??0.8Hz ，则振荡器的输出波形如图一中的波形所示，其中t1=1s，t2=0.25s。由公式

t1=0.7(R3?R4)C和t2= 0.7R3C，可计算出电阻R1、R2及电容C的值。

【1】3、逻辑控制

C9C52.2uFC8VCC3R103.3kU2A21R1210k0.1uFR87610k50.01uFU15DISHVCCCG74LS008THOLDCVOLT1213GND321TRIGOUTTRIG41OUTU2D74LS00RESET4U3RESETDISCHGTHOLDGND555CVOLT2118R1110k356C70.01uF10kC42.2uFVCCC100.1uF7R9555VCCVCC .

.

图6：逻辑控制电路

根据图6示波形，在计数信号Ⅱ结束时产生锁存信号Ⅳ，锁存信号Ⅳ结束时产生清\信号Ⅴ。脉冲信号Ⅳ和Ⅴ可由两个555单稳态触发器产生，它们的脉冲宽度由电路的时间常数决定。设锁存信号Ⅳ和清\信号Ⅴ的脉冲宽度tw相同 ，如果要求tw=0.02s ， 则得tw=1.1(R1?R2)C?0.02s。若取Rext=10kΩ，则C=t1.1(R1?R2)?2.2uF。由 555单稳态触发器的功能可得，当触发脉冲从U15的TRIG端输入时，在触发脉冲负跳变作用下，输出端3脚OUT可获得一负脉冲，其波形关系正好满足图一所示的波形Ⅳ和Ⅴ的要求。手动复位开关S按下时，计数器清\。 4、锁存器

1817161912151413U874LS5731817161912151413U974LS573Q1Q2Q3Q0Q7Q4Q5Q6OELEOELE111D1D2D3D0D7D4D5D61113452967834529678D1D2D3D0D7D4D5D6Q1Q2Q3Q0Q7Q4Q5Q6 图7：锁存器

锁存器的作用是将计数器在 1s 结束时所计得的数进行锁存，使显示器上能稳定地显示此时计数器的值。如图3(b)所示，1s 计数时间结束时，逻辑控制电路发出锁存信号Ⅳ，将此时计数器的值送译码显示器。选用两个 8 位锁存器 74L573 可以完成上述功能。当时锁存信号 CP 的正跳变来到时，锁存器的输出等于输入，即。从而将计数器的输出值送到锁存器的输出端。高电平结束后，无论D为何值，输出端的状态仍保持原来的状态不变。所以在计数期间内，计数器的输出不会送到译码显示器。

.