CPLD和FPGA的区别

仲裁逻辑。CPLD还集成了带标识逻辑的FIFO。

对于那些需要大存储器的设计，较低密度的CPLD就可满足要求，成本也相应较低。这显然在成本和功耗方面是一大优势。

e.为什么CPLD和FPGA需要不同的逻辑设计技巧？

FPGA是细粒器件，其基本单元和路由结构都比CPLD的小。FPGA是“寄存器丰富”型的(即其寄存器与逻辑门的比例高)，而CPLD正好相反，它是“逻辑丰富”型的。很多设计人员偏爱CPLD是因为它简单易用和高速的优点。CPLD更适合逻辑密集型应用，如状态机和地址解码器逻辑等。而FPGA则更适用于CPU和DSP等寄存器密集型设计。新的CPLD封装CPLD有多种密度和封装类型，包括单芯片自引导方案。自引导方案在单个封装内集成了FLASH存储器和CPLD，无须外部引导单元，从而可降低设计复杂性并节省板空间。在给定的封装尺寸内，有更高的器件密度共享引脚输出。这就为设计人员提供了“放大”设计的便利，而无须更改板上的引脚输出。

CPLD的功耗与同样密度的FPGA相比，CPLD的待机功耗更低。 f.小结：

许多设计人员都熟悉传统的PLD，并喜欢这种结构所固有的灵活性和易用性。CPLD为ASIC和FPGA设计人员提供了一种很好的替代方案，可让他们以更简单、方便易用的结构实现其设计。CPLD现已达到数十万门的密度，并可提供当今通信设计所需的高性能。大于50万门的设计仍需ASIC和FPGA，但对于小型设计，CPLD不失为一个高性价比的替代方案。

但是FPGA也可以根据其内部包含的结构不同划分为粗颗粒器件，这是因为相对CPLD其内部添加了FF单元，所以说有些文献或者资料上也认为FPGA是粗颗粒单元，并且在以后的发展趋势将会是继续发展粗颗粒单元。

g.问题：

为什么不可以在FPGA内部使用两种结构的CLB，一种包含FF，一种是纯组合逻辑，从而根据使用范围的不同调用不同的单元？