Cadence VirtusoDracula入门手册

3.2．Compile一个工艺文件

在弹出的 Load Technology File 窗口中，填上Technology File的路径名，点击OK。编译通过之后，会弹出一个对话框，告知编译通过。

[例]：如图5所示。将新建的设计库clock与工艺库techfile.tf相关联。

图5 Compile工艺文件

3.3．创建新设计

在 CIW 窗口，点击 File → New → Cellview, 弹出 Create New File窗口， 在 Create New File窗口，将 Library Name 项选择为 刚才所创建的库, 在 Cell Name 项输入要创建的Cell 名，在 Tool 项，选择 Composer-Schematic 则为编辑电原理图，选择 Virtuoso 则为编辑版图；点击 OK

[例]：如图5所示。Library Name 选为clock;Cell Name输入inverter.

图6、New Cellview

3.4．编辑电路图

用3.3的方法为cell创建一个的schematic view。用Composer-Schematic编辑电路图。编辑原理图时可使用cadence自带的analogLib库中的model。

『注意』如不能找到analogLib库则根据2.6中『注意2』进行设置。

编辑完之后，选Design->Design and Save，如果有错则改正；没有错误后便可保存电路图，退出编辑。

常使用的快捷键说明： i:添加新元件； q:元器件属性

p:添加输入输出pin l:添加wire name w:添加连接线 W:添加总线

Shift＋x：存盘并进行ERC check

[例]如图6所示。大部分菜单项上都有相应的快捷健定义。

快捷键

图6、电路图编辑环境

3.5．编辑版图

用3.3的方法为一个cell创建一个Layout view。用Virtuoso编辑版图。

打开Vituoso编辑窗口的同时,会弹出一个细长型的窗口，其名称为LSW,该窗口定义了版图各层的显示特性。LSW=Layer Select Window

画版图的基本操作步骤为：在LSW中选定相应层，然后在版图编辑窗口的Create下选要画的几何形状，再在可编辑区域完成绘图。而且可以调用前面创建的csmc06库中的pcell。 版图编辑有很多快捷键可用。它们的定义都可以在相应的菜单项上找到。 [例]如图7所示，编辑inverter的layout view。

图7 LSW窗口及版图编辑窗口

3.6．根据习惯改变版图层次的显示特性

方法为LSW->Edit->Display Resource Editor；在弹出的窗口中可以重新定义个层次的显示特性（边框线型及颜色、填充类型及颜色等等）；定义之后单击Apply按钮，LSW中将发生相应改变。退出Display Resource Editor时可以保存到display.drf中，从而使得这次修改在每次icfb&启动之后都能生效；也可以不保存，再次打开LSW时将恢复到默认形式。 [例] 如图8所示

图8 Display Resource Editor

3.7．完成版图编辑之后保存,退出 4．版图的DRC检查

有两种方式：基于Diva和基于Dracula。

4.1．基于Diva的方式(不推荐)

基于Diva的DRC检查，操作比较简单，但效率不高，不推荐使用。这里只作简单说明。 将DRC命令文件放在工作目录，然后打开需要做DRC的Layout View，在弹出窗口中选Verify->DRC. 在弹出的DRC对话框中单击Set Switches，在Set Switches对话框中选择all，单击OK；在Drc Rules框中填DRC命令文件名，单击DRC对话框中的OK。 DRC的结果会在CIW窗口显示，若有错误，在版图上也会出现许多对角连线的矩形框。要查看错误种类，单击Verify ?Markers ?Explain，此时鼠标指针处有一个小方块，选中连线中的其中一条，就会弹出一个窗口，说明错误类型。修正错误，直至DRC完全通过。

4.2．基于Dracula的方式(推荐)

基于Dracula的DRC检查，效率较高，是一种工业标准，推荐使用。 操作步骤：

a.在~/project/ 目录下创建verify目录，并在verify目录中分别为DRC和LVS创建目录drc以及目录lvs

b.准备DRC和LVS命令文件：

[例]上华提供的DRC和LVS文件为csmc06.drc和csmc06.lvs，将它们分别上传至verify中的目录drc以及目录lvs中

c.准备版图的GDS文件：CIW窗口 File ? Export ? Stream…

[例] CIW窗口 File ? Export ? Stream…，在弹出的窗口中用Library Browser选择clock库中的Inverter（view选择layout）做如图9设置（注意Run Directory设置为

verify/drc），然后点击OK；