电源完整性仿真与EMC分析培训讲学

精品文档

图2－10

的电源滤波电路，同样的设计方法可以用于带PLL时钟分配器等电路。 ◎时钟线应尽量走线在内层并少打过孔，保证时钟与回流路径的最小面积。 3、

合理的叠层设计

高速PCB的叠层设计在保证电源/地阻抗及EMI控制方面有较大影响，多层板的叠层设计在SI方面的设计指南中重点提及，可以参阅其它SI设计文档，这里举一例说明，如图2－11是一个常用的8层板叠层设计，图2－12是12层背板叠层设计图：

P 5.6 mils C 6.0 mils P 21.9 mils C 4.0 mils P 21.9 mils C 6.0 mils P 5.6 mils Ls2 Gnd Bottom Vcc Gnd Gnd Ls1 Top 7/14—100欧姆（线宽7mils间距14mils，阻抗100欧姆）（Top） 6.5/15—100欧 姆（线宽6mils 间距11mils， 阻抗100欧姆） （Ls1－Ls2） 7/14—100欧姆（线宽7mils间距14mils，阻抗100欧姆）（Bottom）

收集于网络，如有侵权请联系管理员删除

精品文档

图2－11

P 10.1 mils C 12.0 mils P 10.1 mils C 12.0 mils P 10.1mils C 12.0 mils P 10.1mils C 12.0 mils P 10.1mils C 12.0 mils P 10.1 mils Ls6 Gnd Ls5 Gnd Ls4 V1 Gnd Ls3 V2 8.5/20—100欧 姆（线宽8.5mils 间距20mils， 阻抗100欧姆） （Ls3－Ls6） Gnd Ls1 Ls2 10/20—100欧姆（线宽10mils间距20mils，阻抗100欧姆）（Ls1－Ls2）

图2－12

为保证电源完整性的要求，减小高速PCB的EMI，叠层设计一般遵循以下几个设计原则：

◎电源和地平面采用紧耦合，及电源平面紧贴地平面；

◎在线宽可以满足的条件下，信号线尽量与参考平面（一般是地）紧耦合； ◎尽量以地平面为参考平面。

4、 控制信号线的回流路径

EMI取决于两个谐振回路，一个是“旁路环路”，由IC和旁路电容构成；另一个是“信号环路”，包括信号线在内。根据克希霍夫定律，任何时域信号由源到负载的传输都必须有一个最低阻抗的路径。图中I=I′,大小相等，方向相反。图中I我们称为信号电流， I′称为映象电流，如果信号电流下方是电源层，此时的映象电流回路是通过电容耦合所达到的。见图2－13。

收集于网络，如有侵权请联系管理员删除

精品文档

Driver Receiver I I′（gnd） gnd gnd Driver Receiver I I′（vcc） C1 C2 gnd gnd

图2－13

图2－14

由此，我们得出在多层PCB中应遵循以下基本原则：

◎电源平面紧贴地平面。

◎信号层和参考平面层靠近，保证信号和回流组成的最小面积，重要信号应该以地平

面作参考平面。

◎保证电源与地层阻抗最低，电源地的阻抗分析在下面的PI分析中将重点介绍。 ◎高速信号线在换层时，会出现过孔等阻抗不连续点，应加地过孔或加旁路电容。

收集于网络，如有侵权请联系管理员删除

精品文档

图2－15

◎在连接器上定义信号线时一定要将地线尽量靠近信号线，如图2－16（c）。

图2－16

◎信号不要跨越参考平面分割带，以防止回流路径绕行，这个设计规则在PCB的EMC设计中反复提到，如图2－17。

图2－17

5、

采用屏蔽过孔抑制EMI

在高速PCB中，电源地之间的噪声一般通过对外部的连线（如网线）或PCB的边缘辐射，在PCB边缘加上屏蔽过孔对边缘辐射起到阻隔的作用。 6、

相邻平面层的交叠处理

收集于网络，如有侵权请联系管理员删除