智力竞赛抢答器逻辑电路设计

电路设智力竞赛抢答器逻辑计

1.1设计背景

在许多比赛活动中，为了准确、公正、直观地判断出第一抢答者，通常设置一台抢答器，通过数显、灯光及音响等多种手段指示出第一抢答者。同时还可以设置记分、犯 规及奖励记录等多种功能。该设计就是针对上述各种要求设计出的供 6 名选手参赛使用的数字式竞赛抢答器。数字抢答器由主体电路与扩展电路组成。优先编码电路、锁存器 、 译码电路将参赛队的输入信号在显示器上输出；用控制电路和主持人开关启动报警电路，以上两部分组成主体电路。通过定时电路和译码电路将秒脉冲产生的信号在显示器 上输出实现计时功能，构成扩展电路。经过布线、焊接、调试等工作后，数字抢答器成形。 1.2设计任务与要求

1）设计一个至少可供6人进行的抢答器。

（2）系统设置复位按钮，按动后，重新开始抢答。

（3）抢答器开始时数码管无显示，选手抢答实行优先锁存，优先抢答选手的编号一直保持到主持人将系统清除为止。显示优先抢答者序号并且不出现其他抢答者的序号。 （4）抢答器具有定时抢答功能，且一次抢答的时间有主持人设定，本抢答器的时间设定为60秒，当主持人启动“开始”开关后，定时器开始减计时。当设定的时间到，而无人抢答时，本次抢答无效，报警发出声音，并禁止抢答。

（5） 设定的抢答时间内，选手可以抢答，这时定时器停止工作，显示器上显示选手的号码和抢答时间。并保持到主持人按复位键。

2 总体设计方案 2.1方案选择

方案一

采用74LS148优先编码器分辨选手抢答的先后，并通

过RS锁存器74LS279锁存抢答者的编号，再经过74LS48芯片译码驱动共阴极数码管显示。

方案二

采用CC4067作为编码电路的核心元件，当有选手抢答时输出四位相应的8421BCD码即可同时供16位选手抢答。经CC4511七段译码器译码后驱动共阴极数码管显示，同时利用CD4069组成一个多谐振荡器，作为十进制计数器CC4510的CP脉冲使其计数并与D触发器CD4013完成自动锁存的功能。

结论：与方案二相比，方案一使用的芯片少、电路简单且同样能实现其功能，故选用方案一。 2.2数字抢答器总体方框图

定时抢答器的总体框图如图1所示。其主要由主体电路和扩展电路两部分组成。主体部分完成基本的抢答功能，即开始抢答后，当选手按动抢答键时，能显示选手的编号。同时能封锁输入电路，禁止其他选手抢答。扩展电路完成定时的抢答功能。 抢答按钮 优先编码锁存器 显示电路 译码电路 电路 主体电路 主持人 控制开关 控制电路 秒脉冲产

生电路 定时电路 译码电路 显示电路 图 1 定时抢答器的总体框图

扩展电路 图1所示定时抢器的工作过程是：接通电源时，节目支持人将开关置于“清除”位置，抢答器处于禁止工作状态，

编号显示器灭灯，定时器显示设定的时间，当主持持人宣布抢答题目后，说一声“抢答开始”，同时将控制开关拨到“开始”位置，抢答器处于工作状态，定时器倒计时，当定时时间到，却没有选手抢答时，输入电路被封锁，禁止选手超时后抢答。当选手在定时时间内按动抢答键时，抢答器要完成下面几个工作：

1.优先编码电路立即分辨出抢答者的编号，并由锁存器进行锁存，然后有译码显示电路显示编号；

2.制电路要对输入编码电路进行封锁，避免其他选手再次进行抢答；

3.控制电路要使定时器停止工作，时间器上显示抢答时间，并保持到主持人将系统清零为止，以便进行下一轮抢答。 3 系统详细设计

3.1 抢答器电路

图2 抢答电路

参考电路如图所示。该电路完成两个功能：一是分辨出选手按键的先后，并锁存优先抢答者的编号，同时译码显示

电路显示编号；二是禁止其他选手按键操作无效。工作过程：开关S置于\清除\端时，RS触发器的 端均为０，４个触发器输出置０，使74LS148的 ＝０，使之处于工作状态。当开关S置于\开始\时，抢答器处于等待工作状态，当有选手将键按下时（如按下S5），74LS148的输出 经RS锁存后，1Q=1, =1,74LS48处于工作状态，４Q３Q２Q=101,经译码显示为\５\。此外，1Ｑ＝１，使74LS148 ＝１，处于禁止状态，封锁其他按键的输入。当按键松开即按下时，74LS148的 此时由于仍为１Ｑ＝１，使 ＝１，所以74LS148仍处于禁止状态，确保不会出二次按键时输入信号，保证了抢答者的优先性。如有再次抢答需由主持人将Ｓ开关重新置?quot;清除\然后再进行下一轮抢答。74LS148为８线－３线优先编码器， 3.2 定时电路

图3 定时电路

由节目主持人根据抢答题的难易程度，设定一次抢答的时间，通过预置时间电路对计数器进行预置，计数器的时钟脉冲由秒脉冲电路提供。可预置时间的电路选用十进制同步加减计数器74LS192进行设计，具体电路如上图所示。