华中科技大学数字逻辑实验

《数字电路与逻辑设计》实验报告

十进制数 N 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 输入(4位二进制数) 输出(8421码) 修正控制 Z 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 A3 A2 A1 A0 C4 S8 S4 S2 S1 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 1 0 0 1 0 0 0 0 1 0 0 0 1 1 0 0 0 1 1 0 1 0 0 0 0 1 0 0 0 1 0 1 0 0 1 0 1 0 1 1 0 0 0 1 1 0 0 1 1 1 0 0 1 1 1 1 0 0 0 0 1 0 0 0 1 0 0 1 0 1 0 0 1 1 0 1 0 1 0 0 0 0 1 0 1 1 1 0 0 0 1 1 1 0 0 1 0 0 1 0 1 1 0 1 1 0 0 1 1 1 1 1 0 1 0 1 0 0 1 1 1 1 1 0 1 0 1

利用卡诺图化简得到修正控制 修正方式为S3S2S1S0+0ZZ0

21 / 31

《数字电路与逻辑设计》实验报告

据此可以画出四位二进制数转8421码的电路图如图2-3和图2-4所示：

图2-3 四位二进制数转8421码电路图

图2-4 四位二进制数转8421码封装图

（3）设计7段译码器，并采用“7段数码显示管”显示人数的电路 （A）设计一个7段译码器

7段译码器的真值表如表2-4所示:

表2-4 7段译码器真值表

输入 A3 A2 A1 A0 a b 输出 c d e f g 22 / 31

《数字电路与逻辑设计》实验报告

0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 a=b=

2

1

0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0

0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 2

0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 1 0 1 1 0 1 0 1 1 1 0 0 0 1 0 0 1 1 1 1 1 0 0 1 1 1 0 0 1 0 0 0 1 1 0 1 1 1 1 1 1 1 0 1 0 0 0 0 1 0 1 1 0 1 1 0 1 0 1 1 0 1 1 0 1 0 1 0 0 0 1 0 1 0 1 0 0 0 1 0 1 0 0 0 1 1 1 0 1 1 0 0 1 1 1 0 0 0 1 1 1 1 1 0 1 1 1 1 1 1 1 0 利用卡诺图化简得： +

13

A1+3A2A0+A31A0

2

1

32

+

0

++3A1A0

c= 3A2+

21

+2A0

0

d= A21A0+

2

+2A1A0+ A2A1

0

23 / 31

《数字电路与逻辑设计》实验报告

e= A10+f=

1

0

20

+A21+A3

21

+A2

0

0

g= A21+ A32+2A1+A1

使用logisim做出电路图，如图2-5所示

图2-5 7段译码器

（B）设计用“7段数码显示管”显示人数的逻辑电路

将四位二进制数转8421码的十位输出和个位输出分别连接到两个7段译码器上，然后将7段译码器连接到数码显示管得到显示实验室人数的电路，电路的输入是二进制数表示的实验室人数

24 / 31