宝坻中专 - 任广禄 - 基于CAN总线的传感器网络研究天津任广禄 - 图文

(3)抗混叠滤波:

根据采样定理可知，当信号的最高频率超过采集系统的最高采样频率的一半时，从采样信号恢复而来的信号就会发生频率混叠。为了防止信号混叠现象，在数据采集系统中常常加入抗混叠滤波电路。

为达到更好的抗混叠滤波效果，信号调理电路中采用了专用的抗混叠滤波芯片LTC1066[28],LTC1066是Linear公司生产的一款开关电容滤波芯片，它的最大截止频率可以达到80kHz，最小达到10Hz，而且同时支持单电源操作与双电源操作，双电源操作最大可达+8v。与其它滤波芯片相比，LTC1066有着很小的输出失调电压，最大只有士1.5mV，因而可以满足大部分数据采集的需求。

此外LTC1066可以配置为多种不同类型的滤波器，通过将该芯片8脚接到V+，地或V-，可分别配置为椭圆滤波器、线性相位滤波器和巴特沃斯滤波器。本设计中 LTC1066配置为椭圆滤波器，即第8脚接V+。信号调理电路中的 LTC1066抗混叠滤波器部分如图3-12所示。

R55C18C191412361271610FILTERINOUT-INA+INACONNECT1CONNECT2FILTEROUT+INBV-V+GND41518OUTBR56COMP2COMP1C2050/100V+5CLKV-VCCFCLKR57R54VSSAGNDR58R59VSSVCC图3-12 LTC1066抗混叠滤波器连接图

上图中FCLK是LTCI066的抗混叠时钟输入端，此种工作模式下抗混叠时钟的截止频率FO与FCLK的关系为FCLK:FO为50:1。用户可以根据实际应用中的需要，在数据采集软件中进行相应的设置，改变抗混叠滤波参考时钟信号的时钟频率，从而改变数据采集卡中的抗混叠滤波频率。 3.4.3 A/D变换部分

A/D变换模块在模数混合电路中是连接模拟和数字的桥梁，AD芯片是数据采集卡

20

中的核心部分，直接关系到数据采集系统的工作性能与采集数据的准确性。

结合本数据采集应用中的性能与应用场合，对于状态值路径提出了以下性能要求:

1.为了实现多通道同步数采，每块数据采集卡要求可以进行同步四路模拟信号的数据采集，每路信号又要同时检测加速度和位移两种状态量。

2.数据采集卡要求精度达到至少12位精度，且同步数据采集时每路信号通道速度可达到1O0kps。

根据以上要求，本设计的状态值路径采用了2级A/D电路，前级为A/D有效值转换，选用了AD公司的RMS-to-DC芯片AD536A;后级为高精度A/D转换，选用了凌特公司的 LTC1867芯片。有效值转换芯片AD536A是一块完整的单片式集成电路芯片，它的性能优于传统和混合的转换单元。它可以直接计算任何包含直流和交流信号的复杂波形的有效值。AD536A可以选用单极或者双极供电，其静态电流仅为 1.2mA。它所具有的振幅因素补偿能力，可以使振幅因素在达到7时还能保持1%的测量误差。对于有效值为100mV以上的电平信号，其测量范围可达到45OK;对于有效值为1V以上的电平信号，其测量范围可达2M。其内部结构如图3-13所示。

AD536AABSOLUTEVALUESQUARER/DIVIDERdB++VsCavCURRENTMIRROR25KVRLIOUTBUF IN+-BUF25KVBUFOUT图3-13 AD536A功能框图

LTC1867[29]是一款8通道的16bitA/D转换器，其采样率最高可到2OOksps，信噪比可达89dB。其低功耗设计可使采样率在200ksps时，静态电流为 1.3mA;采样率为100ksps时，静态电流仅为0.76mA。LTC1867的8个通道可以被配置为单一输入或者是差分输入，其转换方式也可设定为单极性转换或双极性转换，同时它所具有的自动休眠模式，也使系统能耗更低。其内部结构如图3-14所示

21

16LTC1863/LTC1867CH0CH1CH2CH3CH4CH5CH6151412345678ANAL OGINPUTMUXNTERNAL2.5VREF+12-/16-BIT200KPS-ADCSERIALPORT1312CS/CONV11Vref10CH7/COMREFCOMP9图3-14 LTC1867功能框图

如图所示，CHO-CH7为模拟输入管脚，其中CH7/COM可以作为一个单一的通道或者作为一个公共的负端输入管脚。Vref热风是基准电压管脚，它可以作为2.5V的内部基准输出，也可以作为外部的基准输入给A/D芯片，用以改善芯片的精确度和漂移。CS/CONV是芯片的片选信号，同时它还可以用来驱使ADC的转换。REFCOMP提供了基准缓冲单元的输出。而芯片的数字通信采用SPI的方式。

LTC1867规定，当CS/CONV管脚信号有低变高时，这个上升沿将触发一个转换过程。数据的传输以及通道的选择是在两个转换过程之间完成的，并且这个间隔最短不能低于1.5us。通道选择及功能脚定义是通过主机发送的一个7bit指令帧给定的，指令帧说明如下所示。这里设计使用的是单信号。8通道选择模式，通道选择对应的指令帧形式如下表3-3所示。

SDOSS1S2

COMUNISLP

SD： 单信号/差分信号 1：单信号 0：差分信号 OS： 奇数通道/偶数通道 1：奇数通道 0：偶数通道 S1: 地址选择位 1 1：选通 0：未选通 S2： 地址选择位 2 1：选通 0：未选通

COM: CH7/公共端选择 1：CH7 0:CH7为公共端 UNI: 急性选择 1：单极性 0：双极性 SLP: 休眠 1：进入休眠 0：休眠唤醒

22

表3-3指令帧形式表 SD 1 1 1 1 1 1 1 1 0S 0 0 0 0 1 1 1 1 S1 0 0 1 1 0 0 1 1 S2 0 1 0 1 0 1 0 1 Channel + CH0 CH2 CH4 CH6 CH1 CH3 CH5 CH7 Configuration - GND GND GND GND GND GND GND GND 波型值路径主要是检测设备节点在一段时间内的变化趋势，所以A/D的要求没有那么高，这里设计直接采用微处理器DSP集成上的A/D转换模块。 3.4.4微控制器和外围电路

1、 TMS32OF28335DSP介绍

TMS320F28335[30]是TI公司TMS320F28XX系列的DSP芯片，与TMS320F2812相比，这款芯片支持32位的单精度浮点计算。它的处理速度可以达到150MIPS，该处理器集成了256KB的Flash存储器和128位的密码保护机制，从而大大改善了应用的灵活性。同时片上还集成了16通道高性能12位ADC单元，提供了两个采样保持电路，可以实现双通道信号同步采样。

TMS320F28335采用增强的哈佛总线结构，能够并行访问程序和数据存储空间。其内部集成了较大容量的SRAM，ROM以及FLASH等存储器，TMS320F28335采用了统一寻址方式(程序、数据和I/O统一寻址)，从而提高了存储空间的利用率，方便了程序的开发。除此之外，TMS320F28335还提供了外部并行总线扩展接口(XINTF)，有利于总线和外设的扩展，使片外寻址与片内寻址统一，方便开发大规模复杂系统。下面简要介绍TMS32OF28335的存储器寻址空间和XINTF。

TMS320F28335的存储器总线结构包含了程序读总线、数据读总线和数据写总线3种。其中程序读总线包含22位的地址线以及32位的数据线，数据读和写总线都包含32位的地址线以及32位的数据线，寻址范围0x000000-Ox3FFFFF。

TMS32OF28335包含两个单周期快速访问的存储器M0和Ml，每个空间的长度都是1K字。其中M0映射到OxOO00OO-Ox0003FF空间，M1映射到Ox00040O-0x0O07FF空间。复位后，堆栈指针指向M2模块的起始地址。TMS320F28335还包含一块32K*16位的单周期访问的SRAM，这个存储器被分成8块，分别是LO(4K)，LI(4K)，LZ(4K)，L3(4K)，L4(4K)，LS(4K)，L6(4K)，L7(4K)，每个模块都能被独立访问，并且可以被映射到程序和数据空间。

23