计算机组成原理期末典型例题及答案 - 图文

图2

解：

（1） 相斥性微操作有如下五组：

移位器（R，L，V） ALU（+，-，M） A选通门的4个控制信号 B选通门的7个控制信号 寄存器的4个输入和输出控制信号 相容性微操作：

A选通门的任一信号与B选通门控制信号 B选通门的任一信号与A选通门控制信号 ALU的任一信号与加1控制信号

五组控制信号中组与组之间是相容性的

（2）每一小组的控制信号由于是相斥性的，故可以采用字段直接译码法，微指令格式如下：

a X X X 3

b X X X 3

c X X 2

d X X 2

e X 1

f X X X X 4

001 MDR→A 001 PC→B 01 + 01 R 1+1 0001 Pcout 010 R1→A 010 R1→B 10 - 10 L 0010 Pcin 011 R2→A 011 R1→B 11 M 11 V 0011 R1out 100 R3 →A 100 R2→B 0100 R1in

101 R2→B 0101 R2out 110 R3→B 0110 R2in 111 R3→B 0111 R3out 1000 R3in

11. CPU的地址总线16根(A15—A0，A0为低位)，双向数据总线8根(D7—D0)，控制总线中与主存有关的信号有MREQ(允许访存， 低电平有效)，R/W(高电平为读命令，低电平为写命令)。主存地址空间分配如下：0—8191为系统程序区，由只读存储芯片组成；8192—32767为用户程序区；最后(最大地址)2K地址空间为系统程序工作区。上述地址为十进制，按字节编址。现有如下存储器芯片：EPROM：8K×8位(控制端仅有CS);SRAM：16K×1位，2K×8位，4K×8位，8K×8位.请从上述芯片中选择适当芯片设计该计算机主存储器，画出主存储器逻辑框图，注意画出选片逻辑(可选用门电路及3∶8译码器74LS138)与CPU 的连接，说明选哪些存储器芯片，选多少片。 解: 主存地址空间分布如图所示。

根据给定条件，选用EPROM：8K×8位芯片1片。SRAM：8K×8位芯片3片，2K×8位芯片1片。3∶8译码器仅用Y0，Y1，Y2，Y3和Y7输出端，且对最后的2K×8位芯片还需加门电路译码。主存储器的组成与CPU连接逻辑图如图所示：

详细解答：

1. 写出地址范围，划出高位地址

A15 A12 A0

0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 第一片

0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 0000-1FFFH 共8K 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 第二片

0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 2000-3FFFH 共8K 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 第三片

0 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 4000-5FFFH 共8K 0 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 第四片

0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 6000-7FFFH 共8K

1 1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 第五片

1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 F800-FFFFH 共2K

所选芯片地址线有13和12条两种，则片内译码需13条，剩3条作片外译码，选择3-8译码器，将A15~13接译码器输入端，则：

? 芯片1的高位地址为000时，选译码器的Y0做CS。 ? 芯片2的高位地址为001时，选译码器的Y1做CS。 ? 芯片3的高位地址为010时，选译码器的Y2做CS。 ? 芯片4的高位地址为011时，选译码器的Y3做CS。

? 芯片5的高位地址为111时，选译码器的Y7以及A12 A11一起做/CS。

12. 设控制存储器的容量为512×48位，微程序可在整个控存空间实现转移，而控制微程序转移的条件共有4个（采用直接控制），微指令格式如下： 解：因为控制存储器共有512*48=29*48 所以，下址字段应有9位，微指令字长48位

又因为控制微程序转移的条件有4个，4+1<=23 所以判断测试字段占3位 因此控制字段位数为：48-9-3=36

微指令格式为：

13. 设CPU 共有16 根地址线和8 根数据线，并用作访存控制信号，

作读写命令信号(高电平读，低电平写)。设计一个容量为32KB，地址范围为0000H~7FFFH，且采用低位交叉编址的四体并行存储器。要求： (1)采用下图所列芯片，详细画出CPU 和存储芯片的连接图。 (2)指出图中每个存储芯片的容量及地址范围(用十六进制表示)。