计算机组成原理期末典型例题及答案 - 图文

解：

5. 用16K×1位的动态RAM芯片构成64K×8位的存储器，要求： (1)画出该存储器组成的逻辑框图

(2)设存储器的读写周期均为0.5μs，CPU在1μs 内至少要访问内存一次。试问采用那种刷新方式比较合理？两次刷新的最大时间间隔是多少？对全部存储单元刷新一遍所需的实际刷新时间是多少？ 解：

（1）根据题意，存储器总容量为64KB，故地址线总需16位。现使用16K×1位的DRAM芯片，共需32片。芯片本身地址线占14位，所以采用位并联与地址串联相结合的方法来组成整个存储器 ，其组成逻辑框图如图所示，其中使用一片

2：4译码器

(2) 根据已知条件，CPU在1μs内至少需要访存一次，所以整个存储器的平均读/写周期与单个存储器片的读/写周期相差不多，应采用异步式刷新方式比较合理。

DRAM存储器来讲，两次刷新的最大时间间隔是2ms.

DRAM芯片读/写周期为0.5μs。假定16K×1位的RAM芯片由128×128矩阵存储元构成，刷新时只对128行进行异步式刷新，则刷新间隔为2ms/128 =15.6μs，可取刷新信号周期为15μs .

6.某16位机运算器框图如图所示，其中ALU为加法器，SA,SB为锁存器，4个通用寄存器的读/写控制符号如下表所示：

1) 请设计微指令格式（具体考虑控制字段，顺序控制字段只画框图） 2) “ADD R0,R1”指令完成（R0） + (R1) ? R1的操作，画出微程序流程图. 解：

(1)微指令格式如下：

1 2位 1 2位 1 1 1 1 1 1 R RA0RA1 W WA0WA1 LDSA LDSB LSB LSB reset I P字段 下址字段 其中LDSA,LDSB为锁存器打入信号， /CLR为SB清零信号；

LSB为SB送原码控制信号， /LSB为SB送反码控制信号； I为公共微程序信号 (2)流程图如图:

7. 某计算机的数据通路如图所示，其中M—主存， MBR—主存数据寄存器， MAR—主存地址寄存器， R0-R3—通用寄存器， IR—指令寄存器， PC—程序计数器（具有自增能力）， C、D—暂存器， ALU—算术逻辑单元（此处做加法器看待）， 移位器—左移、右移、直通传送。所有双向箭头表示信息可以双向传送。 请按数据通路图画出“ADD（R1），（R2）+”指令的指令周期流程图。该指令的含义是两个数进行求和操作。其中源操作地址在寄存器R1中，目的操作数寻址方式为自增型寄存器间接寻址（先取地址后加1）。