Verilog课程设计2012(2) - 图文

南通大学电子信息学院

硬件描述语言课程设计

论文

课 题 8位ALU设计 班 级__ __集092_______ 姓 名 邱小健 0911002184 指导教师 郭兴龙 日 期 2012.6.18 ～ 2012.6.29

目 录

1 设计概述 ----------------------------------1 2 设计功能 ----------------------------------2 3 设计方案 ----------------------------------3 4 设计与仿真 --------------------------------11 5 硬件验证 ----------------------------------13 6 结束语 ------------------------------------18 7 参考文献 ----------------------------------18 8 附录 --------------------------------------19

设计概述

介绍了一种基于可编程逻辑器件FPGA和硬件描述语言的8位的ALU的设计方法。该ALU采取层次设计方法，有寄存器模块，控制模块和示模块组成，能实现8位无号数的取值，加减，和4中逻辑运算，与，或，异或，同或。该ALU在QuartusII软件环境下进行了功能仿真，通过DE2验证表明，所设计的ALU完全正确，可供直接调用。

1

设计功能：8位ALU设计

1）本设计要求该处理器的数据宽度是8bit，可以实现算术加法、算术减法、逻辑与、逻辑或、逻辑非、逻辑与非、逻辑或非和逻辑异或等8

种运算。 2）用选择端[2:0] opcode选择8种运算，2个操作数分别是[7:0]a_r和[7:0]b_r，运算结果是 [7:0]alu_out；

并定义当选择端为000为取A的值、001为取B的值、010为算术加法、011为算术减法、100为逻辑与、101为逻辑或、110为逻辑异或、111为逻辑同或。 3）使用DE-2板上的3个拨码开关要来设置当前ALU的运算功能，再由8个拨码开关给定数据A和数据B，由一个按键key手动提供脉冲。

2