自动转换量程频率计控制器

电源后，数码管有数字显示，并且频率计即可正常运行。

（1）用Max+plusII软件进行下载

打开Max+plusII软件，打开频率计的设计顶层图通过编译以后，点击Max+plusII选项下的Programmer（如图4.16），点击Options选项下的Hardware Setup安装完硬件（如图4.17），再点击CONFIGURE就将配置数据下载入EDA实验平台CPLD中。开启电源后，数码管有数字显示，并且频率计即可正常运行。

图4.16程序下载图㈠

图4.17程序下载图㈡

第五章 实验测试与误差分析

5.1 实验测试的方法

本系统既含有CPLD自编程硬件设计电路，分为很多小模块，基于EDA的各个优点，我们采用自顶向下的设计方法，由于真个系统比较复杂，我们采用自底向上的的调试方法，也就是先进行各个单元电路的软件仿真，在各个模块调试好后再进行系统联调，最后进行硬件的调试。

系统调试的软/硬件环境如下：

(l)系统设计开发软件用的是Max+plusII。

(2)系统设计开发硬件用的是BTYG-EDA实验开发系统。

5.2 系统的验证

1.单元电路的验证

FPGA/CPLD测频专用电路的调试:使用Max+plusII软件，计算机，BTYG-EDA实验开发系统等软件和设备，对CPLD测控电路进行VHDL程序的调试，有关仿真以及编程下载。 2.系统的联合调试

在各个单元电路调试好后即可进行系统联调。 3.系统的硬件验证

系统联合调试成功后，可将VHDL设计的程序进行编程下载，输入相关的信号，并进行有关性能指标的测试，直到满足系统的设计要求为止。

5.3 频率测量精度分析

假设时基信号的值为10kHz，则用此法所测得的待测信号应为10kHz×7=70 kHz。但从测频原理图中可以看出，待测信号应该在76kHz左右，误差约有9%。这个误差是比较大的，实际上，测量的脉冲个数的误差会在±1之间。假设测得的脉冲个数为N，则所测频率的最大误差为δ=1/(N-1)×100%。显然，减少误差的方法就是增大N，N越大误差也就越小。

由于本设计不是等精度的，应用于实践还有一些欠缺，所以下面对于等精度做了一下分析。

等精度系统的测频公式为：

Fx?其误差分析如下：

Fs*Nx （5-1） Ns设所测频率值为Fx，其真值为Fxe，标准频率为Fs。在一次测量中，由于Fx计数的起停时间都是由该信号的上升沿触发的，在Tpr时间内对Fx的计数Nx无误差；在此时间内Fs的计数Ns最多相差一个脉冲也就是说 | △et | ≤ 1，所以有下式成立：

FxFs （5-2） ?NxNsFxeFs （5-3） ?Nx(Ns??et)整理下得出：

Fx?Fxe?Fs*Nx （5-4） NsFs*Nx （5-5）

(Ns??et)相对误差公式为：