2012重庆大学光电工程学院考研仪器科学与技术专业复习指导

1 1 1 0 1 1 0 1 1 不定 不定

8. JK触发器

凡在时钟信号作用下，逻辑功能符合以下特性表所规定的逻辑功能者，叫做JK触发器。JK触发器特性表： J 0 0 0 0 1 1 1 1 K 0 0 1 1 0 0 1 1 Q 0 1 0 1 0 0 1 Q* 0 1 0 0 1 1 1 0

9. T触发器

10. D触发器 凡在时钟信号作用下，逻辑功能符合以下特性表所规定的逻辑功能者，叫做 D 触发器。 D Q 0 0 0 1 1 0 1 0 Q* 0 0 1 1 D触发器的状态转换图

特性方程：Q*=D

将JK、SR、T三种类型触发器的特性表比较一下可看出，

其中JK触发器的逻辑功能最强，它包含了SR触发器和T触发器的所有逻辑功能。 因此在需要使用SR触发器和T触发器的场合完全可以用JK触发器来取代。

例如，在需要SR触发器时，只要将JK触发器的J、K端当作S、R端使用，就可以实现SR触发器的功能。

目前生产的触发器定型产品中只有JK触发器和D触发器这两大类。 12. 电路结构和触发方式

因为电路的触发方式是由电路的结构形式决定的，所以电路结构形式与触发方式之间有固定的对应关系。 凡是采用同步SR结构的触发器，无论其逻辑功能如何，一定是电平触发方式； 凡是采用主从SR结构的触发器，无论其逻辑功能如何，一定是脉冲触发方式；

凡是采用两个电平触发D触发器结构、维持阻塞结构或者利用门电路传输延迟时间结构组成的触发器，无论其逻辑功能如何，一定是边沿触发方式。 数电第六章 时序逻辑电路 1.时序逻辑电路

组合逻辑电路中，任一时刻的输出信号仅取决于当时的输入信号。时序逻辑电路任一时刻的输出信号不仅取决于当时的输入信号，而且还取决于电路原来的状态，或者说，还与以前的输入有关。

时序逻辑电路的特点：第一，时序电路通常包含组合电路和存储电路两个组成部分，而存储电路是必不可少的。第二，存储电路的输出状态必须反馈到组合电路的输入端，与输入信号一起，共同决定组合逻辑电路的输出。

时序逻辑电路的结构框图如下图所示：

上图中的关系可以用三个方程组来描述，即如下图所示：

第一组方程为输出方程，第二组方程为驱动方程，第三组方程为状态方程。一个时序逻辑电路可以完全由这三个方程来描述。

几种信号之间的逻辑关系可用下列逻辑表达式来描述：

Y =F(X，Qn) Z =G(X，Qn) Qn+1=H(Z，Qn)

它们依次为输出方程、状态方程和存储电路的驱动方程。由逻辑表达式可见电路的输出Y不仅与当时的输入X有关，而且与存储电路的状态Q有关。

由于存储电路中触发器动作的特点不同，在时序电路中又有同步时序逻辑电路和异步时序逻辑电路之分。在同步时序逻辑电路中，所有触发器状态的变化都是在同一个时钟信号操作下同时发生的。而在异步时序电路中，触发器状态的变化不是同时发生的。 2. 米利型和穆尔型时序电路

n此外，有时还根据输出信号的特点将时序电路划分为米利型和穆尔型两种。在米利型电路中，输出信号不仅取决于存储电路的状态，而且还取决于输入变量；而在穆尔型电路中，输出信号仅仅取决于存储电路的状态。可见，穆尔型电路只不过是米利型电路的一种特例而已。

3. 状态机 由于时序电路在工作时是在电路的有限个状态间按一定的规律转换的，所以又将时序电路称为状态机或算法状态机。

4.同步时序逻辑电路的分析方法 分析同步时序电路时一般按如下步骤进行：

1）从给定的逻辑图中写出每从此触发器的驱动方程（亦即存储电路中每个触发器输入信号的逻辑函数式） 2）将得到的这些驱动方程代入相应触发器的特征方程，得出每个触发器的状态方程，从而得到由这些状态方程组成的整个时序电路的状态方程组。 3）根据逻辑图写出电路的输出方程。 5. 时序逻辑电路逻辑功能的描述方法

用于描述触发器逻辑功能的各种方法，一般也适用于描述时序逻辑电路的逻辑功能，主要有以下几种。 （1）逻辑表达式

图5-1中的几种信号之间的逻辑关系可用下列逻辑表达式来描述：

Y =F(X，Qn) Z =G(X，Qn) Qn+1=H(Z，Qn)

（2）状态转换真值表

若将任何一组输入变量及电路初态的取值代入状态方程和输出方程，即可算出电路的次态和现态下的输出值；以得到的次态作为新的初态，和这时的输入变量取值一起再代入状态方程和输出方程中进行计算，又得到一组新的次态和输出值。状态转换真值表反映了时序逻辑电路的输出Y、次态Q与其输入X、现态Q的对应关系，又称状态转换表。状态转换表可由逻辑表达式获得。 （3）状态转换图

状态转换图又称状态图，是状态转换表的图形表示，它反映了时序逻辑电路状态的转换与输入、输出取值的规律。 （4）波形图

波形图又称为时序图，是电路在时钟脉冲序列CP的作用下，电路的状态、输出随时间变化的波形。应用波形图，便于通过实验的方法检查时序逻辑电路的逻辑功能。

数电第六章 时序逻辑电路 6寄存器

【寄存器在时序逻辑电路中有着举足轻重的地位，因此，本文将重点介绍寄存器。】

定义：寄存器是指具有接收、暂存和传送二进制数码功能的逻辑部件。它被广泛地用于各类数字系统和数字计算机中，所以已经将其做成了系列产品。具有记忆功能的触发器可以寄存数码。由于一个触发器可存放一位二进制数码，因此存放n位数码就需要n个触发器。 寄存器按其功能不同，可分为数码寄存器和移位寄存器。 6.1数码寄存器

存放数码的组件称为数码寄存器，简称寄存器。它只具有接收、暂存和清除原有数码的功能。图1是由四个D触发器组成的四位数码寄存器。四个触发器的时钟脉冲输入端连在一起实行同步控制。D0～D3是并行数据输入端，Q0～Q3是并行数据输出端。

n+1

n图1 D触发器组成的四位寄存器

并行输入、并行输出：寄存器接收数码时是同时输入，输出数码时也是同时输出。

常用的中规模集成数码寄存器有四位、八位等多种类型。例如四位数码寄存器有T1175、T4175等，八位数码寄存器有T4373、T4377等。图2是带有清除端的四位寄存器74LS175的引脚排列图， “0”端。表1是74LS175的逻辑功能表。该电路一步即可实现数据存放。

为异步清

图2 四位寄存器74LS175外引脚排列图

表1 四位寄存器74LS175功能表 输 入 输 出 CP D × 1 0 × Q 0 1 1 1 × ↑ ↑ 0 0 1 0 保 持 1 0 1 6.2移位寄存器

在数字电路系统中，由于运算的需要，常常要求寄存器中输入的数码能逐位移动，这种具有移位功能的寄存器称为移位寄存器。移位寄存器的功能和电路形式较多，按移位方向可分为单向移位寄存器和双向移位寄存器；按接收数据的方式可分为串行输入和并行输入；按输出方式可分为串行输出和并行输出。所谓串行输入是指将数码从一个输入端逐位输入到寄存器中，而串行输出是指数码在末位输出端逐位出现。 移位寄存器有时要求在移位过程中数据不丢失，仍然保持在寄存器中。只要将移位寄存器的最高位的输出接至最低位的输入端，或将最低位的输出接至最高位的输入端。这种移位寄存器称为循环移位寄存器，它也可以作为计数器用，称为环形计数器。 6.2.1单向移位寄存器

单向移位寄存器是指数码仅能作单一方向移动的寄存器。可分为左移寄存器和右移寄存器。图3所示是由

D触发器组成的四位串行输入、串并行输出的左移寄存器。