2009西安电子科技大学微机原理试题A（正考）试题答案A

西安电子科技大学期末考试试题 （120分钟） 题号 题分 得分 一 二 三 四 五 六 总分 姓名： 班级： 学号： 任课老师： 一、填空（每空1分，共37分） 1、典型的微处理器的内部结构可分为：算术逻辑控制单元（ALU）、工作寄存器、 控制器和I/O控制逻辑等四部分组成。 2、8086是 16 位CPU，它有 20 根地址线，可行成 1MB 的存储器地址空间；有 16根数据线，通过数据线能传输的有符号整数的范围为-32768 ~ +32767 ；有 2种工作模式；总共能管理64 级中断源。 3、中断向量是 中断服务程序的入口地址，（也称为中断指针） ，在一个微机系统中，若有4片8259A级联工作，能管理 29 级外部可屏蔽中断源。 4、微处理器是在统一的时钟信号CLK控制下，按节拍进行工作的，一个CLK的时间（周期）称为一个 时钟 周期，它是衡量微处器快慢的一个重要参数；而衡量微处器快慢的另一重要参数是 指令 周期，它表示执行一条指令所需的时间。 5、8088/8086汇编语言中语句的种类包括指令语句、 伪指令语句 和宏指令语句。 6、微型计算机的输入/输出控制方式主要有无条件传送方式、程序查询方式 、 I/O中断方式 和DMA方式等四种方式，其中 DMA 传送方式的突出优点是传送过程无须处理器的控制，数据也无须经过微处理器，而是直接在I/O设备与主存储器间进行，因此节省了微处理器的时间，使传送速率大大提高。 7、在计算机系统中，微处理器对存储器单元和I/O端口的编址方法有统一编址和独立编址两种方法，8086/8088CPU对存储器单元和I/O端口的编址采用的是统一编址 方法。当8086CPU工作在最小方式时，用于区分访问存储器或I/O端口的控制信号为 M/IO 。 8、若要给某8086CPU组成的微机系统配置8K字节的SRAM电路，若选用1K×4的SRAM芯片,则共需 16 片。 9、 在某I/O端口的地址译码当中，有3条地址线未参加译码，则有 8 个重叠地址。 10、8086CPU的RESET信号至少应保持4个时钟周期的高电平时才有效，该信号结束后，CPU内部的CS为_0FFFFH__，IP为_0000H__。 11、物理地址由段地址和 偏移地址两部分组成。若分配给某存储器单元的逻辑地址为8B90H:5669H，则该单元的物理地址为 90F69 H。 12、TEST BX ，[BX][SI]+28H 指令的源操作数的寻址方式为 基址、变址且相对寻址 。 13、指令MOV [BX]，00H的操作类型不明确，若将其操作类型指定为字型，则正确的指令为 MOV WORD PTR [BX]，00H 。 14．指令JMP NEAR PTR L1与CALL L1（L1为标号）的区别在于是否保存IP的内容 。 15、将DL中保存的字母ASCII码变换成相应的小写字母的ASCII码的逻辑指令为OR DL，20H ，而把它变换成相应的大写字母的ASCII码的逻辑指令为 AND AL,5FH 16、若(AX)=565BH,则CPU执行：SUB AX, C546H指令后，CF= 1 ,OF= 1 ；执行：AND AX,8219H指令后，OF= 0 。 17、执行下列三条指令后： MOV SP，1000H PUSH AX CALL BX （SP）＝ 0FFCH 。 18、主程序与子程序之间的参数传递方法有寄存器参数传递方式、 存储单元参数传递方式 及堆栈参数传递方式等三种。 二、指令正误判断，对正确指令写出源操作数或操作数的寻址方式，对 错误指令写出原因（设VAR1, VAR2为字变量, L1为标号）（8分） 1. MOV BX，VAR1[SI] ； 正确。SRC的寻址方式为寄存器相对寻址。 2. MOV AL, [DX] ； 错误。DX不能作间接寄存器用。或能作间接寻址用的寄存器只有：BX、SI、DI。 3. MOV BP, AL ；错误。类型不一致。 4. MOV CS, AX ；错误。CS不能作DST。 5. MOV DS, 0100H ；错误。当DS、ES、SS作DST时，SRC不能为立即数寻址。 6. JMP L1 ;正确。断内直接寻址 7. JMP VAR1[SI] ; 正确。断间间接寻址 8. JG L1 ；正确。段内相对寻址 三、写出完成下列要求的变量定义语句（10分） 1.在变量var1中保存4个字变量：4512H，4512,-1,100/3 Var1 DW 4512H,4512,-1,100/3 2 2.在变量var2中保存字符串：’XiDian’,’2010’,’LUCK’ Var2 DB ’XiDian’,’2010’,’LUCK’ 3.在缓冲区buf1中留出100个字节的存储空间； Buf1 DB 100 DUP(?) 4. 在缓冲区buf2保存5个字节的55H，再保存10个字节的240,并将这一过程重复7次； Buf2 DB 7 DUP (5 DUP(55H),10 DUP (240)) 5.在变量var3中保存缓冲区buf1的长度； Var3 DB LENGTH Buf1 四、程序填空与分析题（共15分） 1、分析下列程序段执行后，求BX寄存器的内容（3分） MOV CL, 3 MOV BX,0B7H ROL BX,1 ROR BX,CL BX： 0C02DH 2、请在下面的程序段中空行处填写相应语句使其完成：在Buf为首地址的字节单元的Count个无符号数中找出最大数并送入MAX单元的功能。（6分） BUF DB 5，6，7，58H，62，45H，127，… COUNT EQU $-BUF MAX DB ? … MOV BX, OFFSET BUF MOV CX,COUNT-1 MOV AL,[BX] LOP1: INC BX CMP AL,[BX] JAE NEXT MOV AL,[BX] NEXT: DEC CX JNZ LOP1 MOV MAX, AL 3 五、硬件应用题（35分） 1、74LS245数据双向缓冲器的引脚及功能图如图1所示。请画出8086CPU工作在最小方式下的系统数据总线D15～D0形成电路。（6分） 23456789A0A1A2A3A4A5A6A7B0B1B2B3B4B5B6B71817161513141211E00DIR01XAA方 向BB19E1DIR 1A、B边均为高阻 (a) 74LS245逻辑及引脚 (b) 74LS245功能 图1 74LS245数据双向缓冲器的引脚及功能图 解：根据AD15～AD0、DEN和DT/R信号功能以及74LS245芯片引脚功能，设计的系统数据总线D15～D0形成电路如下图所示。 74LS245A0B0AD15 ~ AD8DT/RD15 ~ D8DIR~A774LS245A0B0AD7 ~ AD0A7DIRDEN 2、在8086 CPU工作在最小方式组成的微机系统中，扩充设计16kB的SRAM电路，SRAM芯~B7EB7ED7 ~ D0片选用Intel 6264,内存地址范围为70000H~73FFFH，试画出此SRAM电路与8086系统总线的连接图。（7分） 解：因为Intel 6264的片容量为8kB，因此由2片Intel 6264 构成连续的RAM存储区域的总容量为2×8kB=16kB。其中1片Intel 6264作为偶地址存储器，另1片Intel 6264作为奇地址存储器。8086最小方式系统与存储器读写操作有关的信号线有：地址总线~~ A0A19，数据总线：D0D15，控制信号：M/IO,RD,WR,BHE。此存储电路与8086 4