基于DSPBuilder数字信号处理课程设计AM调制FM调制及DDS信号

下载到板上进行验证:

可以看到的数码管的数字在以不同的值在跳动，调制前的数据没有变，调制后的数据和0交替跳动，因为输入的数字信号是1和1交替变化的，因此出现了这样的结果。

（二）．DDS控制电路的设计

DDS，即直接数字合成器，是采用数字技术的一种新型频率合成技术，他通过控制频率、相位增量的步长，产生各种不同频率的信号。它的优点在于：有较高的频率分辨率；可以实现快速的频率切换；在频率改变时能够保持相位的连续；很容易实现频率、相位和幅度的数控调制等。目前可采用专用芯片或可编程逻辑芯片实现DDS，专用的DDS芯片产生的信号波形、功能和控制方式固定，常不能满足具体需要。FPGA具有器件规模大、工作速度快及可编程的硬件特点，并且开发周期短，易于升级，因为非常适合用于实现DDS。

DDS （直接数值合成器）信号发生器，通过不同的频率控制字产生各种不同频率的信号。主要由16 位加法器、16位寄存器正弦波形数据查找表（LUT）、频率控制字组成，并且其输出计算波形为：c(t)?cos(2?2.1 DDS原理：

DDS的结构原理图如图2.1所示，DDS以数控振荡器的方式，产生频率、相位和幅度可控的正弦波。电路包括了相位累加器、相位调制器、正弦ROM查找表、基准时钟源等组成。其中前三者是DDS结构中的数字部分，具有数字控制频率合成的功能。

Kfct)。 2N 5

相位字输入 频率字输入 相位累加器 基准时钟 相位调制器 正弦ROM查找表 D/A 图2.1 基本DDS结构框图

如图2.1所示，DDS系统的核心是相位累加器，完成相位累加过程。在基准时钟的控制下，频率控制字由累加器累加，以得到相应的相位数据，相位调制器接收相位累加器的相位输出，主要用于信号的相位调制，其输出的数据作为取样地址来寻址正弦ROM查找表，完成相位-幅度变换，输出不同的幅度编码；再经过D/A转换器得到相应的阶梯波；最后经低通滤波器对阶梯进行平滑处理，即可得到由频率控制字决定的连续变换输出的正弦波。

由以上原理可以得到DDS的输出频率fout?B???fclk，式中，B??是频率的2N控制字，它与系统时钟频率呈正比；fclk是系统基准时钟的频率值；N是相位累加器数据位宽，也是频率输入字的数据位宽。 2.2 DSP Builder简介 ：

DSP Builder是美国Altera公司推出的一个面向DSP开发的系统级工具，他作为Matlab的一个Simulink工具箱，使得用FPGA设计DSP系统完全通过Simulink的图形化界面进行建模、系统级仿真，设计模型可直接向VHDL硬件描述语言转换，并自动调用QuartusⅡ等EDA设计软件，完成综合、网表生成以及器件适配乃至FPGA的配置下载，使得系统描述与硬件实现有机的融合为一体，充分体现了现代电子技术自动化开发的特点与优势。

基于DSP Builder的DDS设计与仿真

基于DSP Builder的DDS系统如图2.2所示：

6

图2.2 DDS直接频率合成器DSP Builder/Matlab Simulink模型

仿真图如下图2.3：

图2.3 DDS仿真图

通过matlab转化成VHDL语言通过Quartus2并下到板上验证，在这里需要添加几个模块一是分频器因为我们晶振频率较高反映在数码管上分辨不出所以叫频率降低，二是把8位的二进制传化成三位的十进制数，三是把十进制的数显示在数码管上；最后通过引脚分配输入端口有时钟clock，输出由三个数码管显示。

7

通过图形编辑法最终的实现电路为下图所示：

最后分配引脚下载到板上验证实验现象 引脚分配如下图：

8