时序逻辑电路练习及答案(2)

时序逻辑电路练习及答案

一、填空题（每空2分，共22分）

1、时序逻辑电路中一定包含__________。

2、时序逻辑电路在任一时刻的输出不仅取决于_________,而且还取决于

__________。

3、根据存储电路中触发器的动作特点不同，时序逻辑电路可以分为________时序逻辑电路和________时序逻辑电路。

4、若要构成七进制计数器，电路需要 个状态，最少用 个触发器，它有 个无效状态。

5、若两个电路状态在相同的输入下有相同的输出，并且转换到同样一个次态去，则称这两个状态为___________。

6、触发器在脉冲作用下同时翻转的计数器叫做 计数器， n位二进制计数器的容量等于 。 二、判断题（每题2分，共10分）

1、时序电路包含组合电路和存储电路两部分，存储电路是必不可少的。 2、同步时序逻辑电路中的无效状态是由于状态表没有达到最简所造成的。 3、即使电源关闭，移位寄存器中的内容也可以保持下去。

4、采用 74LS161 芯片可构成地址计数器，但最多不能超过 8 位地址。 5、74LS190 芯片 和74HC190芯片功能完全相同 三、选择题（每题3分，共18分）

1、下列电路中，能够存储数字信息的是（ ）； A 译码器； B 全加器；C 寄存器；D 编码器； 2、时序逻辑电路的输出状态的改变( )。

A. 仅与该时刻输入信号的状态有关； B. 仅与时序电路的原状态有关； C. 与A.、B.皆有关 D.输出信号的次态 3、( )触发器可以用来构成移位寄存器。

A. 基本R-S B. 同步R-S C. 同步

D D. 边沿D

4、用n个触发器构成计数器，可得到最大计数长度是（ ）。

A、n B、2n C、2n D、2n?1

5、用触发器设计一个24进制的计数器，至少需要( )个触发器。

A、 3 B、4 C、 5 D、6

6、一个4位的二进制加计数器，由0000状态开始，经过25个时钟脉冲后，

1

此计数器的状态为( )

A、1100 B、1000 C、1001 D、1010

四、时序逻辑电路的分析（30分）

电路如图所示，按要求进行分析。 1、写出电路的驱动方程：（6分） 2、列出电路的状态方程：（6分） 3、列出电路的输出方程：（3分） 4、画出状态转换表：（6分） 5、画出状态转换图：（6分）

6、描述电路的逻辑功能并指出其优缺点：（3分）

五、 计数器的分析题（20分）

已知74LS161功能表如下,试分析下列电路能构成几进制计数器,并画出状态转换图。若用置位法实现该功能,电路应如何连接,画出电路图。 计数器74LS161功能表如下。

2

模块6-2 参考答案

一、填空题（每空2分，共22分）

1. 触发器 2. 该时刻的输入；电路原来的状态 3. 同步；异步 4. 7；3；1 5. 等价状态 6.同步；2n-1 二、判断题（每题2分，共10分）

T F T T T

三、选择题（每题3分，共18分）

C C D C C C

四、时序逻辑电路的分析（30分）

解：

1、电路的驱动方程为：（6分）

//；J2?Q1;K2?Q1/ J0?Q2;K0?Q2；J1?Q0;K1?Q02、状态方程：（6分）

触发器的特性方程为：Q*?JQ/?K/Q 将驱动方程代入特性方程可得状态方程为：

*/*////*；Q1?Q1Q2?Q1Q2?Q1 Q0?Q2Q0?Q2Q0?Q2?Q0Q1/?Q0Q1?Q0；Q23、列出电路的输出方程： Y?Q1/Q2 （3分） 4、画出状态转换表：（6分）

5、画出状态转换图：（6分）

3

6、描述电路的逻辑功能并指出其优缺点：（3分）

此电路是一个带有进位输出的六进制计数器；

其优点是计数过程中，每次状态转换时只有一个触发器的状态发生翻转，

译码时不会发生竞争－冒险现象； 其缺点是电路不能自启动。

五、 计数器的分析题（20分）

答案：

十进制加法计数器 （10分） 置位法：LD??(Q3Q0)? （10分）

4