计算机组成原理试题0

10．微程序放在______中。

A．存储器控制器；B．控制存储器；C．主存储器；D．Cache。 11．在CPU的寄存器中，______对用户是完全透明的。 A．程序计数器； B．指令寄存器； C．状态寄存器；D．通用寄存器。 12．运算器由许多部件组成，其核心部分是______。

A．数据总线； B．算术逻辑运算单元； C．累加寄存器； D．多路开关。

13．DMA接口______。

A．可以用于主存与主存之间的数据交换；B．内有中断机制； C．内有中断机制，可以处理异常情况；D．内无中断机制 14．CPU响应中断的时间是______。

A．中断源提出请求；B．取指周期结束；C．执行周期结束；D．间址周期结束。 15．直接寻址的无条件转移指令功能是将指令中的地址码送入______。

A．PC；B．地址寄存器；C．累加器；D．ALU。

16．三种集中式总线控制中，______方式对电路故障最敏感。

A．链式查询；B．计数器定时查询；C．独立请求；D．以上都不对。 17．一个16K×32位的存储器，其地址线和数据线的总和是______。

A．48；B．46；C．36；D．32． 18．以下叙述中错误的是______。

A．指令周期的第一个操作是取指令；B．为了进行取指令操作，控制器需要得到相应的指令； C．取指令操作是控制器自动进行的；D．指令第一字节含操作码。 19．主存和CPU之间增加高速缓冲存储器的目的是______。

A．解决CPU和主存之间的速度匹配问题；B．扩大主存容量； C．既扩大主存容量，又提高了存取速度；D．扩大辅存容量。 20．以下叙述______是错误的。

A．一个更高级的中断请求一定可以中断另一个中断处理程序的执行； B．DMA和CPU必须分时使用总线；

C．DMA的数据传送不需CPU控制； D．DMA中有中断机制。

二、填空（共20分，每空1分）

1．设24位长的浮点数，其中阶符1位，阶码5位，数符1位，尾数17位，阶码和尾数均用补码表示，且尾数采用规格化形式，则它能表示最大正数真值是 A ，非零最小正数真值是 B ，绝对值最大的负数真值是 C ，绝对值最小的负数真值是 D （均用十进制表示）。

2．变址寻址和基址寻址的区别是：在基址寻址中，基址寄存器提供 A ， 指令提供 B ； 而在变址寻址中，变址寄存器提供 C ，指令提供 D 。

3．影响流水线性能的因素主要反映在 A 和 B 两个方面。 4．运算器的技术指标一般用 A 和 B 表示。

5． 缓存是设在 A 和 B 之间的一种存储器，其速度 C 匹配，其容量与 D 有关。

6．CPU响应中断时要保护现场，包括对 A 和 B 的保护，前者通过

C 实现，后者可通过 D 实现。 三、名词解释(共10分，每题2分)

1．微程序控制 2．存储器带宽 3．RISC 4．中断隐指令及功能 5．机器字长 四、计算题（5分）

已知：两浮点数x = 0.1101×210，y = 0.1011×201 求：x + y 五、简答题（共20分）

1．完整的总线传输周期包括哪几个阶段？简要叙述每个阶段的工作。（4分）

9

2．除了采用高速芯片外，从计算机的各个子系统的角度分析，指出6种以上（含6种）提高整机速度的措施。（6分）

3．某机有五个中断源，按中断响应的优先顺序由高到低为L0,L1,L2,L3,L4，现要求优先顺序改为L3,L2,L4,L0,L1，写出各中断源的屏蔽字。（5分）

中断源 L0 L1 L2 L3 L4 屏蔽字 0 1 2 3 4 4．某机主存容量为4M×16位，且存储字长等于指令字长，若该机的指令系统具备120种操作。操作码位数固定，且具有直接、间接、立即、相对四种寻址方式。（5分） （1）画出一地址指令格式并指出各字段的作用； （2）该指令直接寻址的最大范围（十进制表示）； （3）一次间址的寻址范围（十进制表示）； （4）相对寻址的位移量（十进制表示）。 六、问答题（共15分）

1．假设CPU在中断周期用堆栈保存程序断点，而且进栈时指针减1，出栈时指针加1。分别写出组合逻辑控制和微程序控制在完成中断返回指令时，取指阶段和执行阶段所需的全部微操作命令及节拍安排。（8分）

2．画出DMA方式接口电路的基本组成框图，并说明其工作过程（以输入设备为例）。（7分） 七、设计题（10分）

设CPU有16根地址线，8根数据线，并用作访存控制信号（低电平有效），用作读/写控制信号（高电平为读，低电平为写）。现有下列存储芯片：1K×4位RAM；4K×8位RAM；8K×8位RAM；2K×8位ROM；4K×8位ROM；8K×8位ROM及74LS138译码器和各种门电路，如图所示。画出CPU与存储器的连接图，要求

（1）主存地址空间分配：

6000H～67FFH为系统程序区； 6800H～6BFFH为用户程序区。

（2）合理选用上述存储芯片，说明各选几片？ （3）详细画出存储芯片的片选逻辑图。 计算机组成原理试题4

一、选择题（共20分，每题1分） 1．一条指令中包含的信息有 。 A．操作码、控制码； B．操作码、向量地址； C．操作码、地址码。 2．在各种异步通信方式中，______速度最快。

A．全互锁； B．半互锁； C．不互锁。

3．一个512KB的存储器，其地址线和数据线的总和是______。

A．17；B．19；C．27。

4．在下列因素中，与Cache的命中率无关的是 。）

A．Cache块的大小；B．Cache的容量；C．主存的存取时间。 5．在计数器定时查询方式下，若计数从0开始，则______。

A．设备号小的优先级高；B．每个设备使用总线的机会相等；C．设备号大的优先级高。

6．Cache的地址映象中，若主存中的任一块均可映射到Cache内的任一块的位置上，称作 。

A．直接映象；B．全相联映象；C．组相联映象。

10

7．中断服务程序的最后一条指令是______。 A．转移指令； B．出栈指令； C．中断返回指令。

8．微指令操作控制字段的每一位代表一个控制信号，这种微程序的控制（编码）方式是______。 A．字段直接编码； B．直接编码； C．混合编码。 9．在取指令操作之后，程序计数器中存放的是______。

A．当前指令的地址； B．程序中指令的数量； C．下一条指令的地址。 10．以下叙述中______是正确的。

A．RISC机一定采用流水技术；B．采用流水技术的机器一定是RISC机； C．CISC机一定不采用流水技术。

11．在一地址格式的指令中，下列 是正确的。 A．仅有一个操作数,其地址由指令的地址码提供；B．可能有一个操作数,也可能有两个操作数； C．一定有两个操作数，另一个是隐含的。

12．在浮点机中，判断原码规格化形式的原则是______。

A．尾数的符号位与第一数位不同； B．尾数的第一数位为1，数符任意； C．尾数的符号位与第一数位相同； D．阶符与数符不同。 13．I/O采用不统一编址时，进行输入输出操作的指令是______。

A．控制指令； B．访存指令； C．输入输出指令。

14．设机器字长为64位，存储容量为128MB，若按字编址，它的寻址范围是 。

A．16MB；B．16M；C．32M。 15． 寻址便于处理数组问题。 A．间接寻址； B．变址寻址； C．相对寻址。 16．超标量技术是______。

A．缩短原来流水线的处理器周期；B．在每个时钟周期内同时并发多条指令； C．把多条能并行操作的指令组合成一条具有多个操作码字段的指令。 17．以下叙述中______是错误的。

A．取指令操作是控制器固有的功能，不需要在操作码控制下完成； B．所有指令的取指令操作都是相同的；

C．在指令长度相同的情况下，所有指令的取指操作都是相同的。 18．I/O与主机交换信息的方式中，中断方式的特点是______。

A．CPU与设备串行工作，传送与主程序串行工作； B．CPU与设备并行工作，传送与主程序串行工作； C．CPU与设备并行工作，传送与主程序并行工作。

19．设寄存器内容为11111111，若它等于 +127，则为______。

A．原码； B．补码； C．反码； D．移码。 20．设机器数采用补码形式（含l位符号位），若寄存器内容为9BH，则对应的十进制数为______。 A．-27； B．-97； C．-101； D．155。 二、填空题（共20分，每空1分）

1．DMA的数据块传送可分为 A 、 B 和 C 阶段。

2．设 n = 16 （不包括符号位），机器完成一次加和移位各需100ns，则原码一位乘最多需 A ns,补码Booth算法最多需 B ns。

3．设相对寻址的转移指令占2个字节，第一字节为操作码，第二字节是位移量（用补码表示），每当CPU从存储器取出一个字节时，即自动完成（pc）+ 1→ pc。设当前指令地址为3008H，要求转移到300FH，则该转移指令第二字节的内容应为 A 。若当前指令地址为300FH，要求转移到3004H，则该转移指令第二字节的内容为 B 。

4．设浮点数阶码为8位（含1位阶符），用移码表示，尾数为24位（含1位数符），用补码规格化表示，则对应其最大正数的机器数形式为 A ，真值为 B （十进制表示）；对

11

应其绝对值最小负数的机器数形式为 C ，真值为 D （十进制表示）。

5．I/O的编址方式可分为 A 和 B 两大类，前者需有独立的I/O指令，后者可通过 C 指令和设备交换信息。

6．动态RAM靠 A 的原理存储信息，因此一般在 B 时间内必须刷新一次，刷新与 C 址有关，该地址由 D 给出。

7．在微程序控制器中，一条机器指令对应一个 A ，若某机有35条机器指令，通常可对应 B 。

三、解释下列概念（共10分，每题2分）

1．CMAR 2．总线 3．指令流水 4．单重分组跳跃进位 5．寻址方式 四、计算题（6分）

设某机主频为8MHz，每个机器周期平均含2个时钟周期，每条指令平均有2.5个机器周期，试问该机的平均指令执行速度为多少MIPS？若机器主频不变，但每个机器周期平均含4个时钟周期，每条指令平均有5个机器周期，则该机的平均指令执行速度又是多少MIPS？

五、简答题（共20分）

1．CPU包括哪几个工作周期？每个工作周期的作用是什么。（4分） 2．什么是指令周期、机器周期和时钟周期？三者有何关系?（6分）

3．某机有五个中断源，按中断响应的优先顺序由高到低为L0,L1,L2,L3,L4，现要求优先顺序改为L3,L2,L4,L1,L0，写出各中断源的屏蔽字。（5分） 中断源 L0 L1 L2 L3 L4 屏蔽字 0 1 2 3 4 4．某机主存容量为4M×16位，且存储字长等于指令字长，若该机的指令系统具备56种操作。操作码位数固定，且具有直接、间接、立即、相对、变址五种寻址方式。（5分） （1）画出一地址指令格式并指出各字段的作用； （2）该指令直接寻址的最大范围（十进制表示）； （3）一次间址的寻址范围（十进制表示）； （4）相对寻址的位移量（十进制表示）。 六、问答题（共15分）

1．按序写出完成一条加法指令ADD α(α为主存地址)两种控制器所发出的微操作命令及节拍安排。（8分）

2．假设磁盘采用DMA方式与主机交换信息，其传输速率为2MB/s，而且DMA的预处理需1000个时钟周期，DMA完成传送后处理中断需500个时钟周期。如果平均传输的数据长度为4KB，试问在硬盘工作时，50MHz的处理器需用多少时间比率进行DMA辅助操作（预处理和后处理）。（7分）（输入输出 4）

七、设计题（10分）

设CPU共有16根地址线，8根数据线，并用作访存控制信号（低电平有效），用作读写控制信号（高电平为读，低电平为写）。现有下列芯片及各种门电路（门电路自定），如图所示。

画出CPU与存储器的连接图，要求：

（1）存储芯片地址空间分配为：0～2047为系统程序区；2048～8191为用户程序区。 （2）指出选用的存储芯片类型及数量； （3）详细画出片选逻辑。

12