2011组原课程设计指导书

计 算 机 组 成 原 理

课 程 设 计 指 导 书

南通大学计算机科学与技术学院

2011年01月

1

一、设计目的

1．融会贯通教材各章的内容，通过知识的综合运用，加深对计算机系统各模块的工作原理及相互联系的认识，加深计算机工作中“时间-空间”概念的理解，从而清晰地建立计算机的整机概念。

2．学习设计和调试计算机的基本步骤和方法，培养科学研究的独立工作能力，取得工程设计和调试的实践和经验。

二、设计任务

1．根据给定的数据格式和指令系统，设计一台微程序控制的模型计算机。 2．根据设计图，在QUARTUS II环境下仿真调试成功。

3．在调试成功的基础上，整理出设计图纸和相关文件，包括： （1）总框图（数据通路图）； （2）微程序控制器逻辑图； （3）微程序流程图； （4）微程序代码表；

（5）设计说明书及工作小结。

三、设计内容与步骤

1．数据格式

数据字规定采用定点整数补码表示法，字长8位，其中最高位为符号位，其格式如下：

7 6 5 4 3 2 1 符号位 尾 数 2．指令格式

本实验设计使用5条机器指令，其格式与功能说明如下： 7 6 5 4 3 2 1 0

IN 0 0 1 0 0 0 0 0

ADD

STA

OUT

JMP

IN指令为单字长（字长为8bits）指令，其功能是将数据开关的8位数据输入到R0寄存器。

ADD指令为双字长指令，第一个字为操作码，第二个字为操作数地址，其功能是将R0寄存器的内容与内存中地址为A的数相加，结果存放在R0寄存器中。

STA指令为双字长指令，第一个字为操作码，第二个字为操作数地址，其功能是将R0寄存器中的内容存储到以第二个字为地址的内存单元中。

2

0 1 0 0 0 0 0 0 A 0 1 1 0 0 0 0 0 A 1 0 0 0 0 0 0 0 A 1 0 1 0 0 0 0 0 A OUT指令为双字长指令，第一个字为操作码，第二个字为操作数地址，其功能是将内存中以第二个字为地址的内存单元中的数据读出到数据总线，显示之。

JMP指令为双字长指令，第一个字为操作码，第二个字为操作数地址，其功能是程序无条件转移到第二个字指定的内存单元地址。

数据通路图一旦确定，指令流与数据流的通路也就确定了。图1中各功能器件上标注的控制点及控制信号，就是微程序控制器设计的依据。

微指令格式建议采用水平型微指令格式，后继微地址采用断定方式。微指令格式如图2所示。

微指令长度为22位，据此可以确定控制存储器的字长也应为22位。微指令格式确定后，微程序的横向设计在于正确选择数据通路，纵向设计在于确定后继微指令地址。纵向设计的通常做法是先确定微程序分支处的微地址，因为微程序分支处需要进行判别测试，这些微地址确定后，就可以在“微地址表”中把相应的微地址单元填进去，以免后面的设计中重复使用，以致造成设计错误。

当拟定“取指”微指令时，该微指令的判别测试字段应指明P(1)测试。“取指”微指令是所有微程序都使用的公用微指令，P(1)测试的结果导致微程序出现多路分支。在本模型机中，只拟设计5条机器指令，故用指令寄存器的前3位（IR7-IR5）作为测试条件，微程序可以实现8路转移，但我们只用到前5路。分支后的微地址分别定为01001B-01101B。 微程序控制器的原理框图如图3所示。 3.设计步骤

（1）对指令系统中的各条指令进行分析，得出所需要的占领周期与操作序列，以便确定各器件的类型和数量；

（2）设计总框图草图，进行各逻辑部件之间的互相连接，即初步确定数据通路，使得由指令系统所要求的数据通路都能实现，并满足技术指标的要求；

（3）检查全部指令周期的操作序列，确定所需要的控制点和控制信号； （4）检查所设计的数据通路，尽可能降低成本，简化线路，优化性能。 以上过程可以反复进行，以便得到一个较好的方案。

图1给出了一个参考方案，数据通路的设计和器件的选择应同时进行，接入总线的器件都要有三态输出，以便与总线连接。图1中所示的方案采用单总线结构，使用的许多器件都是三态输出，这种方案便于总线的连接和扩展。

四、课程设计报告内容

1、数据通路逻辑电路图； 2、微程序控制器逻辑电路图； 3、微程序流程图； 4、微程序代码表；

5、设计说明及工作小结。

五、课程设计考核要求

1、平时考勤 20% 2、仿真结果 30% 3、课程设计报告 50%

3

74244bnCSRAMWEnalu_busALU输出缓冲(74244b)nRAM_BUS74244bROMALUmnROM_BUSAR(74273b)LDARDR1(74273b)LDDR1DR2(74273b)LDDR2PC输出缓冲(74244b)nPC_BUSPC(用2个74163构成的8位计数器)R0(74374b)LDR0nR0_BUSLDPCLDN输入缓冲(74244b)nsw_bus微程序控制器数据输出时序产生器数据输入IR(74273b)LDIR图1模型机的数据通路

图1微控制信号说明：

nROM_BUS：ROM数据输出到总线控制信号，低电平有效。 nRAM_BUS：RAM数据输出到总线控制信号，低电平有效。 m：加、减法选择控制信号，为1做加法，为0做减法。 nSW_BUS：数据输入到总线控制信号，低电平有效。 LDN：PC置数控制信号，低电平有效。 nCS：RAM片选信号，低电平有效。 WE：RAM写信号，高电平时做写操作。

LDR0：数据打入R0锁存控制信号，脉冲上升沿有效。 LDDR1：数据打入R1锁存控制信号，脉冲上升沿有效。 LDDR2：数据打入R2锁存控制信号，脉冲上升沿有效。 LDIR：数据打入IR锁存控制信号，脉冲上升沿有效。 LDPC：数据打入PC锁存控制信号，脉冲上升沿有效。

4