基于EDA的FIR滤波器的设计

第一章 引言

(2)按所通过的频段分为低通、高通、带通和带阻滤波器四种。

低通滤波器：它允许信号中的低频或者直流分量通过，抑制高频分量或者干扰和噪声。

高通滤波器：它允许信号中的高频分量通过，抑制低频或者直流分量。 带通滤波器：它允许一定频段的信号通过，抑制低于或者高于该频段的信号、干扰和噪声。

带阻滤波器：它抑制一定频段内的信号，允许该频段外的信号通过。 (3)按所通过的元器件分为有源和无源滤波器两种。

无源滤波器：仅由无源原件（R、L和C）组成的滤波器，它是利用电容和电感元件的电抗随频率的变化而变化的原理构成的。

有源滤波器：由无源器件（一般用R和C）和有源器件（如集成运算放大器）组成。

数字滤波器依据冲激响应的宽度划分为有限冲激响应（FIR）滤波器和无限冲激响应滤波器（IIR）。无限脉冲相应滤波器（IIR）具有很好的幅频特性，系统函数的极点可能位于单位圆内内任何地方，因此可用较低的阶数获得高选择性，所用的存储单元少，经济而效率高；可用来处理信号的振幅相应；IIR数字滤波器简单有效的系数设计方法，可以借助模拟滤波器的成果，一般都有有效的封闭形式设计公式可供准确计算，计算工作量比较小，对计算工具要求不高。但是，IIR数字滤波器也有明显的缺点。首先，IIR数字滤波器虽然有优异的幅度相应和实现效率，但是这是以牺牲相位的非线性为代价的，选择性越好，则相位的非线性越严重，非线性的相位会引起频率的色散；其次，设计系数的时候必须注意到稳定性的问题，极点不能位于单位元以外，比较难确定。有限冲激响应滤波器（FIR）可以在设计任意幅频特性的同时，保证严格的线性相位特性，在语音和信号传输领域得到广泛的应用。同时，由于其实现结构主要是非递归的，因此FIR滤波器可以稳定的工作，FIR滤波器较IIR滤波器的应用更为广泛。

目前FIR滤波器大致有以下几种实现方法：a.使用单片通用数字滤波器集

成电路，使用简单方便，但是由于字长和阶数的规格较少，不易满足实际需要。虽可采用多篇扩展来满足，但会增加体积和功耗，因而在实际应用中受到一定的限制。由于设计者的不同设计要求，有限的通用滤波器很难满足设计者的独特要

3

电子科技大学成都学院本科毕业设计论文

求，而且，为了器件的通用性，该类滤波器电路工作的有效采样也不是很高，无法满足高采样率环境的需要。b. 采用DSP器件实现使用DSP器件设计FIR滤波器其应用也最为广泛，如TMS320CXX系列151。设计时有专门的喊声可供调用或者根据FIR滤波器的数据移位相乘累加的算法编写相应软件，利用软、硬件相互结合完成滤波器的设计，相对比较简单。但是由于软件运行时，指令都是串行执行的，为了得到满意的幅频特性，当滤波器的抽头数增加或者字长增加时，会成倍的增加计算时间，从而降低了最大有效数据采样率，加之DSP芯片本身的时钟速度是有限的，当数据采样率提高时，就不适合了。尽管DSP器件性能不断提高，但在某些实时性要求极高的场合中受到限制。C、采用可编程逻辑器件实现。随着可编程逻辑器件的容量和不断增加速度，实现单片系统集成（system on chip）已经成为可能。利用可编程逻辑器件实现FIR滤波器，由于实现的是硬件并行算法，因此特别适用于某些实时性要求高的场合。FPGA器件芯片密度大，适用频率高，是目前大规模数字逻辑设计的发展趋势，是用户专用数字滤波器设计的理想载体。FPGA有着整齐的内部逻辑块阵列和丰富的连线资源，特别适合于细粒度和高并行度结构特点的信号处理任务，如FIR滤波，FFT等，相对于串行运算主导的通用DSP芯片来说并行性和可扩展性都更好。但是长期以来，FPGA一直都被用于系统逻辑或者时序控制上，很少有信号处理方面的应用，其原因是FPGA内部功能电路的固有时延，当电路的复杂程度增加时，简单的算法翻译式的设计方法仍然无法摆脱时钟瓶颈的束缚。因此，在信号处理中应用最广泛的乘法器无法在FPGA中高效实现。那么选择一种合适的设计方法，充分利用FPGA大规模、高速度和可编程的优点，让FPGA 在它的最高时钟频率上飞跑，成为充分开发和利用FPGA，满足对算法实现的高速要求的关键。现在这个问题得到了解决，使FPGA在数字信号处理方面有了长足的发展。

1.3课题研究的内容和论文框架

现在电子设计技术的核心已日趋转向基于电子计算机的电子设计自动化技术，即EDA（electronic design automation）技术。EDA技术就是依赖功能强大的计算机，在EDA工具软件上对其以HDL（hardware description language）为系统逻辑描述手段完成的设计文件，自动的完成逻辑编译、化简、分割、综合、布局布线以及逻辑优化和仿真测试，直至实现既定的电子线路系统功能。本论文的研究思想有以下几点。

4

第一章 引言

（1）充分了解对FIR数字滤波器的结构和设计软硬件方法。

（2）以FIR滤波器的基本理论为依据，研究适应工程实际的数字滤波器设计方法；

（3）采用硬件描述语言VHDL和原理图相结合的设计方法，对FIR滤波器进行层次化、模块化的逻辑设计，对设计的滤波器的各个功能模块进行仿真验证；

（4）观察由软件ISE9.1设计实现的滤波器的滤波效果相，验证设计方案的正确性。

本文一个分为五章，第一章是引言介绍了所要研究的对象数字滤波器的背景和意义，第二章介绍了FIR滤波器的基本原理及实现方式，第三章介绍了EDA技术及可编程逻辑器件，第四章进行仿真验证，并给出了FPGA仿真结果与硬件平台测试结果，第五章给出了全文总结。

5

电子科技大学成都学院本科毕业设计论文

第二章 FIR滤波器的原理与设计方案

2.1 FIR数字滤波器的原理

2.1.1 数字滤波器概述

信号中一般都包含噪声或者说其中有很多能量在感兴趣的最高频率之外，因此我们要用滤波电路将感兴趣的宽带之外的信号和噪声移去。数字滤波器是数字信号处理中使用最为广泛的一种线性系统环节，图2-1给出了一个具有模拟输入信号和输出信号的试试数字滤波器的简化框图。这个模拟信号被周期的抽样，且转化为一系列数字x(n)(n=0,1,… …)。数字滤波器依据滤波器的计算算法，执行滤波运算、把输入系列x(n)映射到输出系列y(n)。DAC把数字滤波后的输出转化成模拟值，这些模拟值接着被模拟滤波器平滑，并且消去不需要的高频分量

图2-1实时数字滤波器的简化框图

在信号处理过程中，为了防止采样过程中的混叠现象，必须在A/D转换之前使用低通滤波器，把1/2采样频率以上的信号衰减掉。如图2.2所示，在A/D转换之前，加入一个低通滤波器，这样，在A/D转换之后，有效地避免了混叠现象的发生，从而保证了后续数字处理的正常进行。

图2-2 抗混叠滤波器的作用

6