简单数字频率计1 - 图文

在分频之后的闸门脉冲，以下降沿触发555构成的单稳态触发器的输入端，形成一个输出信号的tw的平台，同时锁存信号。用锁存信号的下降沿触发清零信号，但单稳态触发器的输出是一个tw的高电平，故要经过非门把高电平转化为低电平，接入所有74290芯片的Rd端，进行清零。

需要注意到的是，要在闸门信号的一个低电平段完成两次单稳态触发器的触发，必须使得闸门脉宽大于tw,应该在输入端接一个RC微分电路，使得输入脉冲变窄之后再接入单稳态触发器。

运用公式：错误！未找到引用源。 计算得：R=100Ω,C=10μＦ;

清零锁存信号发生电路接线图

2.2.5 计数/译码/显示电路

计数译码显示电路接线图

由于74LS160是十进制加数器，计数后，锁存信号从CLK端输入，当锁存信号有上升沿时，锁存器送数，用74LS48实现解码，分别将QDQCQBQA接至译码器74LS48的D、C、B、A端，再将74LS48中的a、b、c、d、e、f、g端接至数码管对应的各端，通过数码显示管显示计数结果。

2.2.6 报警电路

报警电路接线图

当所测信号超过所选档位量程时，报警电路会自动报警。每当四位数码显示管上最高显

示为9999，量程已满，此时千位为9（千位74160片的QDQCQBQA=1001）若第三位再来一个进位脉冲时，则超量程，需报警提示并重新选择合适量程。该报警电路由一个555构成的单稳态振荡器和一个蜂鸣器构成。当QA和QD都保持高电平，百位来一个进位脉冲时，这三个信号通过一个与非门，形成一个占空比很大的脉冲驱动后面的单稳态振荡电路产生延时信号，延时为Tw=1.1RC=1.1*47μF*95.3KΩ=5s，这时输出信号就驱动蜂鸣器报警5s，提示操作切换档位

第三章 系统综述及总体电路图

在此电路设计中，首先用石英晶体多谐振荡器产生40MHZ稳定频率的脉冲信号，经

74161和74290分频分别得到0.5HZ、5HZ、50HZ的时基信号，不同量程档位的选择，外用手动拨盘控制。同时将被测信号通过集成运算放大器和555构成的施密特触发器进行放大整形，整形后的脉冲波形和之前经分频得到的时基信号通过与门送入计数器进行计数。用两个555构成的单稳态触发器分别产生一个锁存信号和一个清零信号，在时基信号的下降沿时触发单稳态触发器产生锁存信号，再用锁存信号的下降沿触发单稳态触发器产生清零信号，为

下次技术做准备。对被测信号进行计数，用74LS175锁存计数结果，74LS48对二进制码解码并输出通过数码显示管显示数字结果。

总体电路接线图