计算机组成原理历年真题

18．A。考查流水线中时钟周期的特性。

时钟周期应以最长的执行时间为准，否则用时长的流水段的功能将不能正确完成。 19．D。考查硬布线控制器的特点。

硬布线控制器的速度取决于电路延迟，所以速度快；微程序控制器采用了存储程序原理，每条指令都要访控存，所以速度慢。硬布线控制器采用专门的逻辑电路实现，修改和扩展困难。

20．B。考查总线的基本概念。

总线带宽是指单位时间内总线上可传输数据的位数，通常用每秒钟传送信息的字节数来衡量，单位可用字节/秒（B/s）表示。根据题意可知，在2×(1/10MHz)秒内传输了4B，所以4B×10MHz/2=20MB/s。

21．D。考查Cache的命中率。

命中率=Cache命中的次数/所有访问次数，有了这个公式这道题就很容易看出，要注意的一点是看清题，题中说明的是缺失50次，而不是命中50次，仔细审题是做对题的第一步。

22．A。考查中断的分类。

43.（1）按题意，外设每秒传送0.5MB，中断时每次传送4B。中断方式下，CPU每次用于数据传送的时钟周期为5×18+5×2=100。

为达到外设0.5MB/s的数据传输率，外设每秒申请的中断次数为0.5MB/4B=125 000。 1s内用于中断的开销为100×125 000=12 500 000=12.5M个时钟周期。

CPU用于外设I/O的时间占整个CPU时间的百分比为12.5M/500M=2.5%。

（2）当外设数据传输率提高到5MB/s时，改用DMA方式传送，每次DMA传送5 000B，1s内需产生的DMA次数为5MB/5 000B=1 000。

CPU用于DMA处理的总开销为1 000×500=500 000=0.5M个时钟周期。 CPU用于外设I/O的时间占整个CPU时间的百分比为0.5M/500M=0.1%。 44．解答：

2010年计算机统考——计算机组成原理部分 12．下列选项中，能缩短程序执行时间的措施是 Ⅰ．提高CPU时钟频率 Ⅱ．优化数据通路结构 Ⅲ．对程序进行编译优化

A．仅Ⅰ和Ⅱ B．仅Ⅰ和Ⅲ C．仅Ⅱ和Ⅲ D．Ⅰ、Ⅱ和Ⅲ

13．假定有4个整数用8位补码分别表示r1=FEH，r2=F2H，r3=90H，r4=F8H，若将运算结果存放在一个8位寄存器中，则下列运算中会发生溢出的是 。

A．r1×r2 B．r2×r3 C．r1×r4 D．r2×r4

14．假定变量i、f和d的数据类型分别为int、float和double（int用补码表示，float和double分别用IEEE754单精度和双精度浮点数格式表示），已知i=785，f=1.5678e3，d=1.5e100。若在32位机器中执行下列关系表达式，则结果为―真‖的是

Ⅰ．i==(int)(float)i Ⅱ．f==(float)(int)f Ⅲ．f==(float)(double)f Ⅳ．(d+f)-d==f

A．仅Ⅰ和Ⅱ B．仅Ⅰ和Ⅲ C．仅Ⅱ和Ⅲ D．仅Ⅲ和Ⅳ

15．假定用若干个2K×4位的芯片组成一个8K×8位的存储器，则地址0B1FH所在芯片的最小地址是 。

A．0000H B．0600H C．0700H D．0800H 16．下列有关RAM和ROM的叙述中，正确的是

Ⅰ．RAM是易失性存储器，ROM是非易失性存储器 Ⅱ．RAM和ROM都采用随机存取方式进行信息访问 Ⅲ．RAM和ROM都可用作Cache Ⅳ．RAM和ROM都需要进行刷新 A．仅Ⅰ和Ⅱ B．仅Ⅱ和Ⅲ

C．仅Ⅰ、Ⅱ和Ⅳ D．仅Ⅱ、Ⅲ和Ⅳ

17．下列命中组合情况中，一次访存过程中不可能发生的是 。 ．A．TLB未命中，Cache未命中，Page未命中

B．TLB未命中，Cache命中，Page命中 C．TLB命中，Cache未命中，Page命中 D．TLB命中，Cache命中，Page未命中 18．下列寄存器中，汇编语言程序员可见的是

A．存储器地址寄存器（MAR） B．程序计数器（PC） C．存储器数据寄存器（MDR） D．指令寄存器（IR）

19．下列选项中，不会引起指令流水线阻塞的是 。 ．A．数据旁路（转发） B．数据相关

C．条件转移 D．资源冲突

20．下列选项中的英文缩写均为总线标准的是 A．PCI、CRT、USB、EISA B．ISA、CPI、VESA、EISA C．ISA、SCSI、RAM、MIPS D．ISA、EISA、PCI、PCI-Express

21．单级中断系统中，中断服务程序内的执行顺序是。 Ⅰ．保护现场 Ⅱ．开中断 Ⅲ．关中断 Ⅳ．保存断点 Ⅴ．中断事件处理 Ⅵ．恢复现场 Ⅶ．中断返回 A．Ⅰ->Ⅴ->Ⅵ->Ⅱ->Ⅶ B．Ⅲ->Ⅰ->Ⅴ->Ⅶ C．Ⅲ->Ⅳ->Ⅴ->Ⅵ->Ⅶ D．Ⅳ->Ⅰ->Ⅴ->Ⅵ->Ⅶ 22．假定一台计算机的显示存储器用DRAM芯片实现，若要求显示分辨率为1600×1200，颜色深度为24位，帧频为85Hz，显存总带宽的50%用来刷新屏幕，则需要的显存总带宽至少约为 。

A．245Mbit/s B．979Mbit/s C．1 958Mbit/s D．7 834Mbit/s

二、综合应用题

43．（11分）某计算机字长为16位，主存地址空间大小为128KB，按字编址。采用单字长指令格式，指令各字段定义如图B-4所示。

转移指令采用相对寻址方式，相对偏移量用补码表示，寻址方式定义见表B-1。

（1）该指令系统最多可有多少条指令？该计算机最多有多少个通用寄存器？存储器地址寄存器（MAR）和存储器数据寄存器（MDR）至少各需要多少位？ （2）转移指令的目标地址范围是多少？ （3）若操作码0010B表示加法操作（助记符为add），寄存器R4和R5的编号分别为100B和101B，R4的内容为1234H，R5的内容为5678H，地址1234H中的内容为5678H，地址5678H中的内容为1234H，则汇编语言为―add(R4), (R5)+‖（逗号前为源操作数，逗号后为目的操作数）对应的机器码是什么（用十六进制表示）？该指令执行后，哪些寄存器和存储单元中的内容会改变？改变后的内容是什么？

44．（12分）某计算机的主存地址空间大小为256MB，按字节编址。指令Cache和数据Cache分离，均有8个Cache行，每个Cache行大小为64B，数据Cache采用直接映射方式。现有两个功能相同的程序A和B，其伪代码如下：

假定int类型数据用32位补码表示，程序编译时i、j、sum均分配在寄存器中，数组a按行优先方式存放，其首地址为320（十进制数）。请回答下列问题，要求说明理由或给出计算过程。 （1）若不考虑用于Cache一致性维护和替换算法的控制位，则数据Cache的总容量为多少？ （2）数组元素a[0][31]和a[1][1]各自所在的主存块对应的Cache行号分别是多少（Cache行号从0开始）？

（3）程序A和B的数据访问命中率各是多少？哪个程序的执行时间更短？ 2010年计算机统考——计算机组成原理部分解析