集成

超大规模集成电路课程论文

题目：大规模集成电路中的可制造性设计研究

院

系： 理工学院 专 业：电子信息科学与技术 年 级： 0811电科 学 号： 08311137 姓 名： 曾杨 指导老师： 张婧婧 完成时间： 2011－10－21

大规模集成电路中的可制造性设计研究

作者：曾杨 指导老师:蔡兵

摘 要：本论文的目的在于寻求深亚微米制造工艺对集成电路设计和产品良率的影响，并由 此提出一些旨在设计阶段就可以考虑的可制造性要点，把可制造性设计向前推移并推动传统 的设计流程向制造友好型设计流程转变。为了提高工艺的制程窗口和产品良率，目前的可制 造性设计主要集中在布局布线后的预掩膜版数据处理阶段，其中包括几何图形预偏置,光学 临近效应修正，光刻规则检查，伪图形插入等处理手段。这些操作目前基本上都在半导体工 艺制造厂完成。在此基础上，集成电路设计工程师积极应用这些工具，为DFM 创造必要的条件，改善传统的设计流程，为产品良率的提升做出贡献。

关键词：可制造性设计；设计自动化；良率；光学临近效应修正；设计规则 1. 引言

随着大规模集成电路设计推向深亚微米，或者纳米技术，芯片能否正常工作以及良率问 题越发严峻，可制造性设计(Design for Manufacturability, DFM[1])也越发变的重要，成为半导体业界晶园代工厂(Foundry)，集成电路设计公司(Fabless design house)和全球电子设计自动化软件公司（EDA Company）必须通力合作的技术问题。目前使用的可制造性设计主要集中在布局布线后的预掩膜版数据处理阶段，其中包括几何图形预偏置（Logical Bias）,光学临近效应修正（Optical Proximity Correction, OPC）, 光刻规则检查(Lithography Rule Checking,LRC),伪图形插入（Dummy Pattern Insertion）等处理手段。这些操作目前基本上都在半导体工艺制造厂完成。

本论文的目的在于寻求深亚微米制造工艺对集成电路设计和产品良率的影响，并由此提 出一些旨在设计阶段就可以考虑的可制造性要点，把可制造性设计向前推移并推动传统的设 计流程向制造友好型设计流程转变。同时，还会就DFM 可能对设计产生的影响进行研究。 2. DFM 概念

DFM 事实上是一个非常广阔的领域。因此，在开始谈 DFM 之前就必须先对本篇所提 及的 DFM 做一个明确的定义。伴随着半导体制造技术进程的不断改进和发展，人们总是 设法来填补横亘在生产和设计之间的鸿沟。最初，技术人员引入了“设计规则”的概念，随着 技术的发展，为了尽可能地利用每一家代工企业的制造能力，开始出现定制化的设计规则。 但这已然无法解决时序(Timing)收敛的问题，于是器件SPICE 模型[2]又随之出现。几何图形设计规则和器件SPICE 模型可以看作是晶园代工厂为了提高良率而向芯片设计者提供的优化信息或者说是约束信息。从这个角度来看，几何图形设计规则和器件SPICE 模型的出现可以看作是最早的可制造性设计的应用[3]。一直以来，当芯片设计者完成了芯片的设计后，接下来的芯片的实际制造工作是晶园代工厂来完成，芯片生产者并不会直接参与到芯片的制造过程中。然而随着半导体制造和工艺复杂度的增加，以前根本无须理会的问题在日趋先进的工艺下变得越来越严重了。而在芯片的设计过程中，同样也会引入一些问题，最终成为提升芯片良率的限制。

现在绝大部分的大规模集成电路的设计已经进入深亚微米技术，甚至纳米技术区域。在 DFM 实施前，良率改善的主力军是工厂的制造部门。在这个时代设计部门与制造部门将掩 模，线路各自为政，互不干涉，像是中间隔了一道“墙”，几乎成了短路的状态, 为了解决良

率提升的问题，必须创建设计公司的设计部门和代工厂的制造部门的对话的平台。这就是 DFM 的原点[4]（图2.1）。为了区别于以前的设计规范而追加了以改善良率为目的的规 范，那就是“DFM 规则”。通过DFM 活动加深了设计部门与制造部门的关系，当然，并不是以前分工的两者现在一起工作了。而是双方通过沟通寻找必要的信息，确定考虑了效果与良率改善的优先次序。然后基于这个平台联合电子设计自动化工具(EDA)供应商致力于合作开发可制造性设计的方法，并以之来构架更为合理和高效的自动化设计流程和解决方案，以期使设计的VLSI 获得更高更稳定的产品良率。业界普遍认为，从130 纳米开始，DFM 和设计规则，SPICE 模型一起成为半导体技术的一部分。如果芯片代工厂无法向芯片设计者提供DFM 的信息，设计工程师在芯片设计工作中会遇到许多意想不到的问题，从而导致芯片从开发到进入市场的整个周期延长[4]。

图2.1 实施DFM 后

3. DFM 规则

针对制造过程中出现的导致良率的种种问题，人们发现仅仅在制造过程中解决这些问题 变的越来越困难。于是，人们便试图在设计师设计的阶段或者是在产出光罩之前便能够对设 计做出有利于制造的操作。

由于DFM 的复杂性，DFM 是一个问题定位，问题分析，增强方案实施，结果评估， 再改进的周而复始，不断改进的过程，下图描述了这个过程。

图3.1 良率是DFM 追求的关键

概而括之，DFM 的设计思想就是首先定义清楚良率问题的对应因素，然后分析并建立 相应模型，设计师根据这个模型力争在设计阶段或者物理数据处理阶段为避免出现预期的制 造问题去实施相应的行为，这也是DFM 的出发点[6]。

其主要实施方案有DFM 设计规则检查和部分物理层次的光学临近效应修正（OPC）及 RET 技术。

3.1 基于几何图形设计规则的DFM

几何图形设计规则(Geometry Layout Design Rule) 是半导体代工厂所提供, 版图设计工 程师依据它来进行版图设计的技术文件。半导体工厂制定的几何图形设计规则是通过设计大 量的图形（Pattern）进行工艺验证，以此来检测工艺所能达到的最大能力，根据工艺验证的 结果来制定相同层次（Layer）或者不同层次之间要遵守的几何约束，以此形成工艺要求的 约束文件[7-9]。这个文件以几何图形设计规则的形式把工艺约束的信息传达给版图设计工程 师，版图设计工程师据此来完成版图设计。

在130 纳米以下的工艺技术时代，为了增强DFM 的需要，工艺代工厂不但提供通常的 版图设计规则，还会特别提出有利于DFM 的设计推荐规则。这是为了量产时之可制造性考 虑，开始在传统设计规则(Design Rule)以外加入有利降低生产风险的设计规则。此种以提高 工艺容忍度及提高成品率为出发点所订定出来的设计规则，称之为〝建议规则〞 （Recommended Rule）。建议规则是从设计规则中挑出一些基本规则(距离、宽度、重迭面 积)加以〝放松〞。

正是通过几何图形设计规则的引入，使得能把在工艺制作过程中的约束条件和优化 条件归化为设计要求信息，这个信息以直观的，易懂的方式传递给设计者，版图设计工程师 便能够在制作物理版图时严格遵守这些规则，并且还有相关的设计规则检查EDA 工具进行 sign-off 把关。一个干净的设计规则的产品将会避免许多工艺制作过程中可能出现的问题， 当然最后产出的良率将会有很好的保证。这就是最初的DFM 思想的应用。 3.2 基于规则的ROPC

光刻工艺是集成电路制造中的关键步骤，和照片印刷的概念很类似，把设计布局的图形 转移到硅片上。芯片图形首先复制到光罩(mask)上；光源借助光学系统透过光罩形成图形的 空间像，光学系统主要由聚焦透镜和投影透镜两部分组成，聚焦透镜确保入射到光罩光线的 均一性，大部分光刻成像系统使用科勒(K鰄ler)照明系统，光罩的图像信息通过入射瞳孔进 入投影系统，投影透镜把进入的信息转变为空间像，空间像与涂在硅片表面的光刻胶（以正 胶为例）发生光化学反应，然后曝光区域被洗去留下光罩图案的复制图样。下图简要表示光

刻成像系统。

图3.3 光刻成像系统简化示意图

相干成像系统中的分辨率 R 定义为栅格图形最小间隔周期的一半，是波长和数值孔径 的函数，可以用瑞利方程表示：R=Kλ/NA，即分辨率R 与光源的波长λ 以及制程相关系数k成正比，同时随着数值孔径NA 的增加而减小。通过减小波长和制程相关系数或增加数值孔径可以获得更高的分辨率。但这三个参数的调节范围并不等同，波长的减小和数值孔径的增加几乎同样困难，对于制程相关系数K，可以通过提高曝光设备的性能和光刻工程师提出更优化的制程来减小。但系数K 小于 0.75 时就需要采用分辨率增加技术(Resolution