基于FPGA和VHDL的电子秒表设计

龙源期刊网 http://www.qikan.com.cn

基于FPGA和VHDL的电子秒表设计

作者：赵云霞

来源：《硅谷》2013年第14期

摘 要 本文利用Spartan3A and Spartan3AN系列的XC3S200A FT256的FPGA作为开发硬件，ISE软件和ModelSim软件作为开发软件，设计制作了一款计数长度为一小时，计数精度为0.01秒，六位数码管显示的电子跑表。具有开始/停止，复位清零功能，并且加入了扩展要求的多次暂停计数功能和消抖判断。具有精度高，操作简单的特点。 关键词 FPGA；VHDL；ISE；ModelSim；电子跑表

中图分类号：TP302 文献标识码：A 文章编号：1671-7597（2013）14-0025-01

随着集成电路（IC）技术的发展，电子设计自动化（EDA）逐渐成为重要的设计手段，已经广泛应用于模拟与数字电路系统等许多领域。而电子设计自动化（EDA）的实现是与CPLD/FPGA技术的迅速发展息息相关的，利用PLD/FPGA，电子系统设计工程师可以在实验室中设计出专用IC，实现了系统的集成。此外，CPLD/FPGA还具有静态可重复编程或在线动态重构特性，使硬件的功能可像软件一样通过编程来修改，不仅使设计修改和产品升级变得十分方便，而且极大地提高了电子系统的灵活性和通用能力。20世纪80年代后期由美国国防部开发的VHDL语言恰好满足了上述这样的要求，并在1987年12月由IEEE标准化。它的出现为电子设计自动化（EDA）的普及和推广奠定了坚实的基础。由此，使用VHDL语言来设计数字系统是电子设计技术的大势所趋。 1 系统电路设计

系统由石英震荡器、分频部分、计数部分、显示部分、开始/停止使能和清零部分构成。分频器将晶振所提供的48 MHz信号分频成100 Hz时钟信号作为最低位计数器的计时信号，将六个计数器异步级联得到跑表时间数据，再经过数据选择器和显示译码器，以动态显示模式将显示译码器的段选信号分位输出给六个8段LED数码管显示，开始/停止使能可实现暂停/继续计时操作，清零部分完成系统的时间清零，为下次计时做准备。系统电路总体模块图如下。 2 各模块设计 2.1 分频器的设计

实验板提供了48 MHz的震荡信号，要求输出频率分别为1000 Hz和100 Hz。分频器的实现原理是基于计数器的方法设计的，通过对若干个震荡信号的计数来实现输出信号的翻转，故而实现了分频。