吉林大学网络教育学院2012年秋第二学期微机原理及应用网络作业

11：8088CPU工作在最大模式下，执行IN或OUT指令产生I/O端口读信号#IOR和写信号#IOW的部件是（ ）。

1.8088CPU 2.总线控制器 3.8255并行接口 4.DMA控制器

12：MOV AX， ES：[BX][SI]的源操作数的物理地址是（ ）。

1.16×(DS)+(BX)+(SI) 2.16×(ES)+(BX)+(SI) 3.16×(SS)+ (BX)+(SI) 4.16×(CS)+(BX)+(SI)

13：设系统为20位地址线，采用全译码方式。若用8K×8位RAM存储器芯片构成256K的存储系统，需要（ ）位地址线作为片外地址译码。

1.5 2.6 3.7 4.8

14：下列指令中，错误的指令是（ ）。

1.MOV [DI]，23H 2.MOV [BP+DI]，CX 3.MOV [2000H]，AL 4.MOV DX，04H

15：8086执行OUT DX，AL指令时，输出到地址总线上的信息是（ ）。

1.AL 2.AX 3.DL 4.DX

16：在8255A中，可工作于位控方式的端口是（ ）。

1.端口 2.B端口 3.C端口 4.A和D端口

17：在中断响应周期内，将IF置0是由（ ）。

1.硬件自动完成的

2.用户在编制中断服务程序时设置的 3.关中断指令完成的 4.堆栈指令完成的

18：8253可编程定时/计数器工作在方式2时，控制信号GATE变为低电平后对计数器的影响是（ ）。

1.等待下一次计数开始 2.暂时停止现行计数工作

3.计数器的计数不受该信号的影响 4.立即开始新的计数

19：8253使用了（ ）端口地址。

1.1个 2.2个 3.3个 4.4个

20：典型的计算机硬件结构主要包括三个组成部分，它们分别是（ ）。

1.CPU、存储器、I/O设备 2.CPU、运算器、控制器 3.存储器、I/O设备、系统总线 4.CPU、控制器、I/O设备

21：8255工作方式0，A口输入，C口高4位输入，B口输出，C口低4位输出，其控制字为（ ）。

1.10011000B 2.10001000B 3.00011000B 4.11001000B

22：采用Cache技术的主要目的是（ ）。

1.为增加内存的容量

2.减少高速CPU和慢速内存之间的速度差异 3.增加寄存器 4.增加I/O接口

23：8255芯片有（ ）种基本工作方式。

1.为增加内存的容量

2.减少高速CPU和慢速内存之间的速度差异 3.增加寄存器 4.增加I/O接口

24：将累加器AX的内容清零的不正确操作是（ ）。

1.AND AX，0 2.XOR AX，AX 3.SUB AX，AX 4.CMP AX，AX

25：8086 CPU复位后，执行的第一条指令的物理地址是（ ）。

1.00000H 2.0000FH 3.FFFF0H 4.FFFFFH

26：8259A的IRR作用是（ ）。

1.保存正在请求的中断级 2.保存正在服务的中断级 3.保存中断屏蔽信息 4.保存中断类型码

27：指令TEST AL，02H的含义是（ ）。

1.测试AL的bit0位的逻辑值 2.测试AL的bit1位的逻辑值 3.测试AL的bit2位的逻辑值