云题海 - 专业文章范例文档资料分享平台

当前位置:首页 > EDA实验报告

EDA实验报告

  • 62 次阅读
  • 3 次下载
  • 2025/12/12 10:16:15

《数字电路与系统设计》

EDA实验报告

班级:021014 学号:021012** 姓名:张**

西安电子科技大学电子工程学院

双路并行交通灯实验设计

一、 实验功能介绍

本系统是根据实际交通情况,利用verilog语言设计,并在Basys2 FPGA开发板上实现的双路并行交通灯。该系统有下面4个状态:

1. 道路1的红灯转绿灯,同时道路2的黄灯转红灯,时间持续10秒钟; 2. 道路1的绿灯转黄灯,同时道路2的红灯接着亮,时间持续2秒钟; 3. 道路1的黄灯转红灯,同时道路2 的红灯转绿灯,时间持续10秒钟; 4. 道路1的红灯持续亮,同时道路2的绿灯转黄灯,时间持续2秒钟; 交通灯满足每条支路的工作状态为:

绿灯持续点亮10SEC黄灯持续点亮2SEC红灯持续点亮12SEC

支路上的每盏灯由开发板上的LED灯代替,同时开发板上的数码管也实时显示两条路上灯的剩余点亮时间,同时每盏灯的点亮时间可在程序中自行设计。系统中设置了一个复位键,复位键按下,系统立马回复到状态1.

二、 实验条件

1.Basys2 FPGA开发板

Basys2 FPGA开发板是一个电路设计实现平台,任何人都可以通过它来搭建一个真正的数字电路。Basys2是围绕着一个Spartan-3E FPGA芯片和一个Atmel AT90USB USB控制器搭建的,它提供了完整、随时可以使用的硬件平台,并且它适合于从基本逻辑器件到复杂控制器件的各种主机电路。

主要特点如下:Xilinx Spartan 3E FPGA,10万或25万门 ,FPGA特性18位乘法器,72位高速双端口Block RAM,以及500MHz+运算能力 ,USB2.0高速接口提供FPGA配置和数据传输,Xilinx Platform Flash ROM可以无限次存储FPGA配置 ,用户可配置晶振(25,50,100MHz),另附可连接第二个时钟晶振的插

座 ,三个内置稳压器(1.2V,2.5V,和3.3V),允许使用3.5V-5.5V的外部电源供电 ,8个用户可编程LED指示灯,4个七段数码管显示器,4个按键开关,8个滑动开关,1个PS/2接口和1个8位VGA显示接口 ,4个6针用户扩展接口,可以用来连接Digilent PMOD附属电路板 ,需要Adept2.0或更新版本软件来进行操作。

2.仿真软件 Modelsim SE 6.5e

ModelSim是业界最优秀的HDL语言仿真软件,它能提供友好的仿真环境,是业界唯一的单内核支持VHDL和Verilog混合仿真的仿真器。它采用直接优化的编译技术、Tcl/Tk技术、和单一内核仿真技术,编译仿真速度快,编译的代码与平台无关,便于保护IP核,个性化的图形界面和用户接口,为用户加快调错提供强有力的手段,是FPGA/ASIC设计的首选仿真软件。

3.电子设计软件Xilinx ISE Design Suite 13.2

Xilinx ISE Design Suite是利用新技术来降低总设计成本的电子设计套件软件,并且实现了比任何其它 PLD 解决方案更高的性能。借助 Xilinx ISE Design Suite 的突破性技术提高系统级设计效率并加快产品投产。 ISE Design Suite 采用各种方法来实现团队设计、功耗优化以及简化 IP 集成,从而分发挥 Xilinx 目标设计平台在配置逻辑、嵌入式和 DSP 设计方面的潜力。

4.开发语言--Verilog HDL

Verilog HDL就是在用途最广泛的C语言的基础上发展起来的一种硬件描述语言,它是由GDA(Gateway Design Automation)公司的PhilMoorby在1983年末首创的,最初只设计了一个仿真与验证工具,之后又陆续开发了相关的故障模拟与时序分析工具。1985年Moorby推出它的第三个商用仿真器Verilog-XL,获得了巨大的成功,从而使得Verilog HDL迅速得到推广应用。1989年CADENCE公司收购了GDA公司,使得VerilogHDL成为了该公司的独家专利。1990年CADENCE公司公开发表了Verilog HDL,并成立LVI组织以促进Verilog HDL成为IEEE标准,即IEEE Standard 1364-1995.

Verilog HDL的最大特点就是易学易用,如果有C语言的编程经验,可以在一个较短的时间内很快的学习和掌握,因而可以把Verilog HDL内容安排在与ASIC设计等相关课程内部进行讲授,由于HDL语言本身是专门面向硬件与系统设计的,这样的安排可以使学习者同时获得设计实际电路的经验。与之相比,VHDL的学习要困难一些。但Verilog HDL较自由的语法,也容易造成初学者犯一些错误,这一点要注意。

三、 实验过程 1. 系统组成框图:

50MHZ clockTraffic_light处理生成周期信号Clock_1s和Clock_2msTrafic_Second_CounterClock_1s根据状态改变Light值Second_1Second_2Clock_2ms输出LED亮灭Display_High_1输出以周期信号Clock_2ms循环给Led_Display和Led_Display_Control赋值数码管的动态显示Display_Low_1Display_High_2Display_Low_2

同时系统还有Reset复位输入,当Reset按下时,系统立马转成初始状态,上述框图是建立在Reset键未按下基础上的。

搜索更多关于: EDA实验报告 的文档
  • 收藏
  • 违规举报
  • 版权认领
下载文档10.00 元 加入VIP免费下载
推荐下载
本文作者:...

共分享92篇相关文档

文档简介:

《数字电路与系统设计》 EDA实验报告 班级:021014 学号:021012** 姓名:张** 西安电子科技大学电子工程学院 双路并行交通灯实验设计 一、 实验功能介绍 本系统是根据实际交通情况,利用verilog语言设计,并在Basys2 FPGA开发板上实现的双路并行交通灯。该系统有下面4个状态: 1. 道路1的红灯转绿灯,同时道路2的黄灯转红灯,时间持续10秒钟; 2. 道路1的绿灯转黄灯,同时道路2的红灯接着亮,时间持续2秒钟; 3. 道路1的黄灯转红灯,同时道路2 的红灯转绿灯,时间持续10秒钟; 4. 道路1的红灯持续亮,同时道路2的绿灯转黄灯,时间持

× 游客快捷下载通道(下载后可以自由复制和排版)
单篇付费下载
限时特价:10 元/份 原价:20元
VIP包月下载
特价:29 元/月 原价:99元
低至 0.3 元/份 每月下载150
全站内容免费自由复制
VIP包月下载
特价:29 元/月 原价:99元
低至 0.3 元/份 每月下载150
全站内容免费自由复制
注:下载文档有可能“只有目录或者内容不全”等情况,请下载之前注意辨别,如果您已付费且无法下载或内容有问题,请联系我们协助你处理。
微信:fanwen365 QQ:370150219
Copyright © 云题海 All Rights Reserved. 苏ICP备16052595号-3 网站地图 客服QQ:370150219 邮箱:370150219@qq.com