基于AT89S51 单片机的力测量设计 - 图文

3.1.3 单片机AT89S51

AT89S51是一个低功耗，高性能CMOS 8位单片机，片内含4kBytes ISP(In-system programmable)的可反复擦写1000次的Flash只读程序存储器， 器件采用ATMEL公司的高密度、非易失性存储技术制造，兼容标准MCS-51指令系统及80C51引脚结构，芯片内集成了通用8位中央处理器和ISP Flash存储单元，AT89S51在众多嵌入式控制应用系统中得到广泛应用。如图4

图4

管脚说明：

P0口：P0口为一个8位漏级开路双向I/O口，每脚可吸收8TTL门电流。当P1口的管脚第一次写1时，被定义为高阻输入。P0能够用于外部程序数据存储器，它可以被定义为数据/地址的第八位。在FIASH编程时，P0 口作为原码输入口，当FIASH进行校验时，P0输出原码，此时P0外部必须被拉高。

P2口：P2口为一个内部上拉电阻的8位双向I/O口，P2口缓冲器可接收，输出4个TTL门电流，当P2口被写“1”时，其管脚被内部上拉电阻拉高，且作为输入。并因此作为输入时，P2口的管脚被外部拉低，将输出电流。这是由于内部上拉的缘故。P2口当用于外部程序存储器或16位地址外部数据存储器进行存取时，P2口输出地址的高八位。在给出地址“1”时，它利用内部上拉优势，当对外部八位地址数据存储器进行读写时，P2口输出其特殊功能寄存器的内容。P2口在FLASH编程和校验时接收高八位地址信号和控制信号。

第5页（共12页）

P3口：P3口管脚是8个带内部上拉电阻的双向I/O口，可接收输出4个TTL门电流。当P3口写入“1”后，它们被内部上拉为高电平，并用作输入。作为输入，由于外部下拉为低电平，P3口将输出电流（ILL）这是由于上拉的缘故P3 口也可作为AT89C51的一些特殊功能口，如下表所示： P3口也可作为AT89C51的一些特殊功能口，如下表所示： P3.0 RXD（串行输入口） P3.1 TXD（串行输出口） P3.2 /INT0（外部中断0） P3.3 /INT1（外部中断1） P3.4 T0（记时器0外部输入） P3.5 T1（记时器1外部输入） P3.6 /WR（外部数据存储器写选通） P3.7/RD(外部数据存储器 串行口方式

串行口可以发送与接收数据，有SCON和PCON两个控制寄存器。SCON有4中工作方式中工作方式选择位：SM0与 SM1两位的编码所得。

表1

SM0 SM1 0 0 0 1 1 0 1 1 方式 0 1 2 3 功能说明 同步移位寄存器方式（用于扩展I/O） 8位异步收发，波特率可变（由定时器控制） 9位异步收发 ，波特率Fosc/64或Fosc/64 9位异步收发，波特率可变（由定时器控制）

4 软件设计

第6页（共12页）

4.1 程序总体思路

系统采用模块化结构，包括程序入口、初始化显示缓冲区、ADC0809 A/D程序、延时程序。其中流程图。程序流程：1、设定仿真模式为程序空间在仿真器上，数据空间在用户板上。2、“译码器”的YC2孔连数模转换AD0809的CS09孔，“脉冲源”的0.5MHZ孔连AD0809的CLOCK孔，09INO孔（AD0809的0通道）连ANO孔（压力传感器的输出孔）。3、在电阻应变传感器上施加力。4、调试得出。流程见图5。

程序入口

设SP 初始化显示缓冲区 调用显示子程序 选0809通道0并启动A/D 延时 读A/D结果 送显示缓冲区 图5

4.2 程序代码（见附录）

5 调试部分

硬件调试：

在弹性元件表面施加一力。 软件调试：

输入程序，编译。在读取AD转换指令后设置断点，在弹性元件施加一力，全

第7页（共12页）

速运行，如果碰到断点，再检查读出A/D转换结果，数据是否与O9VINO相应，否则应查程序或硬件。再全速运行程序，修改程序错误使单片机综合实验仪显示值随力的大小而变化，直至达到本实验的要求。

连接好整个电路图后，对程序进行不断的修改，调试，得出我们所要的结果。如

FF 为最大显示值

第8页（共12页）