当前位置：首页 > AD7667
图26. 典型连接电路图
该模拟输入结构，可以对 IN和INGND之间的差分信号进行采样。不像其他的转换器，INGND和IN在同一时间被采样。通过使用此差分输入，连到两个输入端得小信号被拒绝，如图28，它代表了典型的 CMRR与频率的关系。例如，通过使用INGND去感应远程信号地， 传感器和当地 ADC地的地保护差分被消除。
图28（略）
在采样阶段，模拟输入IN的阻抗可以建模为由电容器 C1和由R1串联形成的网络和C2组成的并行连接。C1是主要引脚电容， R1的典型值为168Ω ，是一个由一些串行电阻组成的集总元件。 C2是通常为60 pF，主要是ADC的采样电容。在转换过程中，开关被打开，输入阻抗被限制到C1。 R1和C2组成了单极的低通滤波器，从而降低不良叠效应，限制了噪音。
当驱动电路的信号源阻抗较低的时候， AD7667可直接被驱动。大的电源阻抗显著影响交流性能，特别是总谐波失真（THD）。最高源阻抗取决于可以容忍的总谐波失真的数量。总谐波失真降低了源阻抗和最大输入频率，如图29所示。 图29（略）
驱动放大器的选择:
虽然AD7667很容易被驱动，但为了满足下列要求驱动放大器还是需要的。 1> 驱动放大器和AD7667的模拟输入电路必须设置为能够实现一个16位得
电容数组的全范围步进（0.0015％）。在放大器的数据手册中，设置为0.1%到0.01%通常会更加繁琐。这会使一个在16位级别的设置时间更加不同。微小运算放大器AD8021，它结合了超低噪声和高增益带宽，符合这个解决时间要求，使收益高达13。
2> 由驱动放大器产生的噪声必须尽可能低，以维持AD7667的低信噪比和
传输噪声性能。来自驱动的噪音被由R1和C2组成的模拟输入电路单极性低通滤波器或者是被使用的外部滤波器所滤除。由于放大器的从而使
信噪比降低的程度为：
这里：
f?3db是AD7667（13 MHz）输入带宽或者是输入滤波器（3.9兆赫）的截止频
率，如果使用的话。
N是是放大器的噪声系数（在缓冲配置中+1）。
eN是运放的等效输入噪声电压。单位：nV/√Hz.
该驱动需要有一个适合AD7667的THD性能。图15给出了驱动应该超
过的总谐波失真频率对。
3>
参考电压输入:
该AD7667允许有非常低的温漂的内部参考电压或外部2.5 V参考电压的选择。
与很多具有内部参考的ADC不同，AD7667的内部参考电压提供卓越的性能，可几乎用于所有的的应用中。
为了让内部参考电压和内部缓冲一起使用， PDREF和PDBUF要保持低。这使得在被缓冲放大的REFBUFIN上产生1.2伏的电压最终在REF引脚上产生2.5伏参考电压。
内部参考时启用时REFBUFIN的输出阻抗为11kΩ（最小值）。但需要和一个大于 10NF的陶瓷电容一起去解耦REFBUFIN。因此，电容提供了一个滤除噪声的RC滤波器。
为了使用和内部缓冲一起工作的外部参考电压， PDREF应该是高电平PDBUF应当低。这降低了内部参考电压，并允许2.5伏参照用于REFBUFIN。 为了直接在REF引脚上使用外部参考电压，PDREF和 PDBUF都要为高。 PDREF和PDBUF分别降低了内部参考电压和内部缓冲器电压。要注意的是PDREF和 PDBUF的输入电流不能超过20毫安。这会在输入电压高于AVDD
的情况下发生。在这种情况下1个100Ω串行电阻是必需的。 在使用多个AD7667的应用中，使用内部缓冲区来缓冲参考电压会更加有效。 使用时应注意电压参考基准的温度系数，这个系数直接影响到全程精确。例如，± 15ppm/ °C的温度系数会通过±1 LSB的/ °C来改变满刻度。
注意，VREF可以达到AVDD -1.85V。由于输入范围是以VREF来定义的，这将使在AVDD高于4.85V的情况下使VDD上升到0 V到3伏的范围。AD780可以选择用3伏参考电压。
用来测量 AD7667温度的TEMP引脚，可按照图30所示来使用。TEMP引脚的输出被用作模拟开关的一个输入（例如，ADG779），并且ADC本身可以用来衡量自己的温度。此配置在提高温度范围校准精确度方面是非常有用的。
电源供应：
AD7667使用三种电源引脚：一个模拟5 V电源 AVDD，5伏的数字核心电源DVDD，和一个数字输入/ 输出接口电源OVDD。 OVDD允许直接和在2.7伏与DVDD+0.3V之间的任何逻辑接口连接。为了减少需要的电源供应，数字核心（DVDD）可以通过模拟电源处的一个简单RC滤波器来提供，如图31。 一旦OVDD不超过DVDD 0.3 V，则AD7667是独立的电源供应，因而自由的电源电压引起了闭锁。此外，在很宽的频率范围它对电力供应的变化非常敏感，如图31，则代表了在芯片上的频率和外部的电源抑制比。
图31（略） 功耗与通量
在 Impulse模式下（ Impulse= 高，WARP=低），在采样阶段，工作电流非常低，在转换率降低的时候大大节省了功耗（见图32）。AD7667在每个转换的结束阶段自动降低了功耗。这非常适合于低功耗的电池应用场合。即使在采样阶段数字接口和参考电压仍然保持活跃。为了减少数字电源电流，数字输入必须驱动到接近电源电压（即DVDD或 DGND）的水平，并且OVDD不应超出DVDD 0.3V。
图图32（略—）
转换控制：
图33显示了详细的转换过程的时序图。AD7667是受CNVST信号的控制， 这个信号用来初始化转换。一旦初始化，它将无法重新启动或终止，即使是输入PD掉电，直到转换完成。CNVST独立于CS和RD单独运作。
在Impulse模式下，转换可以自动初始化。当BUSY低的时候如果CNVST也保持为低，则AD7667控制采集阶段，并自动启动一个新的转换。通过保持
CNVST为低电平，AD7667通过自身使转换进程运行。需要指出的是，当BUSY变低的时候模拟输入必须保持不变。另外，在上电时，一旦要启动转换过程在这种模式下，AD7667可以超过Impulse模式下的666 kSPSCNVST就要变低。
的运行速度的限制而稍微更快一些。此功能不存在Warp和正常模式。
在CNVST的走线应和地屏蔽。另外，一个小阻值的串联电阻（例如，50Ω）应该添加到驱动这根线的器件的输出端。
在信噪比要求高的应用中，CNVST信号应该有非常低的抖动。这可以通过使用一个专门生成CNVST信号的振荡器或者有着高频率，低抖动的时钟来定时
CNVST，如图26所示。
图33，34，35（略）
数字接口
AD7667有一个通用的数字接口，它能够通过使用串行或并行接口与主机系统连接。串行接口在并行数据总线上是复用的。AD7667数字接口也可以通过简单地把AD7667的OVDD电源引脚连接到主机系统接口的数字电源上，从而可以容纳3V和5V的逻辑电平。最后，通过使用OB/2C输入引脚，二进制编码和补码都可以使用。
CS和RD这两个信号，用来控制接口。CS和RD有相似的效果，因为他们在内部是连到一起的。当其中至少有一个信号高的时候，接口输出是高阻抗状态。通常，CS允许在多电路中选择各个AD7667，但在一个AD7667设计中始终保持为低。RD通常用于使数据总线上的转换结果有效。 并行接口
当SER/PAR为低的时候，AD7667配置为使用并行接口。数据可以在每次转换后在下一个采样阶段被读或者是在下一个转换阶段被读，分别如图36和图37所示。然而，当在转换阶段读取数据的时候，建议只能在转换阶段的前半周期进行读取。这避免了存在于数字接口上的电压瞬变和最关键的模拟转换电路之间的任何潜在的馈通。
BYTESWAP引脚允许无缝接口到一个8位总线。如图38，当BYTESWAP为低的时候低位字节输出在D [7:0]和高位字节输出在D[15:8]。当 BYTESWAP为高，LSB和MSB进行交换，LSB是在D [15:8]而MSB是在D [7:0]。通过连
本文作者：...共分享92篇相关文档
