单片机控制的智能语音报警毕业设计 - 图文

成都理工大学2011届本科毕业设计（论文）

2.4 本设计的主要任务和要求

1、主要任务

综合本设计的设计方案可知：主要的硬件电路有单片机最小系统和语音模块的电路及其外围电路，及其接口电路。其中单片机最小系统包括电源电路，复位电路和时钟电路。所以根据上面的内容，可以将本例的功能硬件和软件模块划分为：

.单片机最小系统：系统的控制电路。

.语音录放电路：包括语音芯片的外围电路和单片机的接口电路。

.软件部分用C 语言编写程序，单片机程序控制语音芯片的正常工作。并且利用仿真器对单片机进行编程开发，仿真和调试。 2、任务要求

根据设计要求，提出基于单片机的多声语音报警器的硬件电路设计方案，并应用Protel 软件完成硬件电路原理图设计。通过对单片机的编程开发可实现语音的录放等基本功能。具体包括如下几个部分：

（1）用Protel 软件设计出单片机的最小系统和语音系统的控制电路，使其能可靠工作。

（2）利用有关语音方面的相关知识，拟采用集成语音芯片来实现语音的录放的功能。完成其外围电路和与单片机的接口电路，包括话筒和扬声器的电路设计。

（3）用C 程序设计语言，对单片机进行编程开发。并完成仿真和调试，实现语音报警的基本功能。

9

成都理工大学2011届本科毕业设计（论文）

第三章 主要芯片简介

3.1 单片机AT89C51概述

AT89C51是一种带4K字节闪烁可编程可擦除只读存储器（FPEROM—Falsh Programmable and Erasable Read Only Memory）的低电压，高性能CMOS8位微处理器，俗称单片机。AT89C51是一种带2K字节闪烁可编程可擦除只读存储器的单片机。单片机的可擦除只读存储器可以反复擦除100次。该器件采用ATMEL高密度非易失存储器制造技术制造，与工业标准的MCS-51指令集和输出管脚相兼容。由于将多功能8位CPU和闪烁存储器组合在单个芯片中，ATMEL的AT89C51是一种高效微控制器。 3.1.1 主要特性和基本组成 1、主要特性

1）振荡器特性

XTAL1和XTAL2分别为反向放大器的输入和输出。该反向放大器可以配置为片内振荡器。石晶振荡和陶瓷振荡均可采用。如采用外部时钟源驱动器件，XTAL2应不接。有余输入到内部时钟信号要通过一个二分频触发器，因此对外部时钟信号的脉宽无任何要求，但必须保证脉冲的高低电平要求的宽度[2]。

2）芯片擦除

整个PEROM阵列和三个锁定位置的电擦除可通过正确的控制信号组合，并保持ALE管脚处于低电平10ms来完成。在芯片擦除操作中，代码阵列全被写“1”且在任何非空存储字节被重复编程以前，该操作必须被执行。

此外，AT89C51设有稳态逻辑，可以在低到零频率的条件下静态逻辑，支持两种软件可选的掉电模式。在闲置模式下，CPU停止工作。但RAM，定时器，计数器，串口和中断系统仍在工作。在掉电模式下，保存RAM的内容并且冻结振荡器，禁止所用其他芯片功能，直到下一个硬件复位为止[4]。 2、51单片机的基本组成[4]：

它由CPU、存储器（包括RAM和ROM）、I/O接口、定时/计数器、中断控制功能等均集成在一块芯片上，片内各功能通过内部总线相互连接起来。

10

成都理工大学2011届本科毕业设计（论文）

输入/输出引脚 P0、P1、P2、P3的功能：P0.0~P0. 7： P0口是一个8位漏极开路型双向I/O端口。在访问片外存储器时，它分时作低8位地址和 8位双向数据总线用。在EPROM编程时，由P0输入指令字节，而在验证程序时，则输出指令字节。验证程序时，要求外接一个上拉电阻。P0能以吸收电流的方式驱动8个LSTTL负载。

P1. 0 ~P1. 7（1~8脚）: P1是一内部带上拉电阻的8位双向 I/O口。在 EPROM编程和验证程序时，低8位地址由它输入。P1能驱动4个LSTTL负载。

在8032/8052中，P1. 0还相当于专用功能端T2 ，即定时器的计数触发输入端；P1. 1还相当于专用功能端T2EX，即定时器T2的外部控制端。P2.0~P2.7 （21~28脚）： P2也是一内部带上拉电阻的8位双向 I/O口。在访问外部存储器时，由它输出高8位地址。在对 EPROM 编程和程序验证时，由它输入高8位地址。P2可以驱动4个 LSTTL 负载。P3. 0 ~P3. 7（10~17脚）： P3也是一内部带上拉电阻的双向 I/O口。在MCS-51中，这 8个引脚还用于专门的第二功能。

3.1.2 结构及主要管脚说明 1) 外部结构图[4]：

图3-1 单片机外部接口

11

成都理工大学2011届本科毕业设计（论文）

2) 主要管脚说明：

VCC：供电电压。 GND：接地。

P0口：P0口为一个8位漏级开路双向I/O口，每个脚可吸收8TTL门电流。当P1口的管脚第一次写1时，被定义为高阻抗输入。P0能够用于外部程序数据存储器，它可以被定义为数据/地址的第八位。在FIASH编程时，P0 口作为原码输入口，当FIASH进行校验时，P0输出原码，此时P0外部必须被拉高。 P1口：P1口是一个内部提供上拉电阻的8位双向I/O口，P1口缓冲器能接收输出4TTL门电流。P1口管脚写入1后，被内部上拉为高，可用作输入，P1口被外部下拉为低电平时，将输出电流，这是由于内部上拉的缘故。在FLASH编程和校验时，P1口作为第八位地址接收。

P2口：P2口为一个内部上拉电阻的8位双向I/O口，P2口缓冲器可接收，输出4个TTL门电流，当P2口被写“1”时，其管脚被内部上拉电阻拉高，且作为输入。并因此作为输入时，P2口的管脚被外部拉低，将输出电流。这是由于内部上拉的缘故。当P2口用于外部程序存储器或16位地址外部数据存储器进行存取时，P2口输出地址的高八位。在给出地址“1”时，它利用内部上拉优势，当对外部八位地址数据存储器进行读写时，P2口输出其特殊功能寄存器的内容。 P2口在FLASH编程和校验时接收高八位地址信号和控制信号。

P3口：P3口管脚是8个内部带上拉电阻的双向I/O口，可接收输出4个TTL门电流。当P3口写入“1”后，它们被内部上拉为高电平，并用作输入。作为输入，由于外部下拉为低电平，P3口将输出电流（ILL）这是由于上拉的缘故。

P3口也可作为AT89C51的一些特殊功能口，如下表所示： P3.0 RXD（串行输入口） P3.1 TXD（串行输出口） P3.2 /INT0（外部中断0） P3.3 /INT1（外部中断1） P3.4 T0（记时器0外部输入） P3.5 T1（记时器1外部输入） P3.6 /WR（外部数据存储器写选通）

12