当前位置：首页 > Cadence Allegro Sigrity介绍
优势
? 确保PDS 性能的基础上实现成本的降低
? 唯一一个高度自动化并综合考虑PDS性能和成本的工具 ? 稳定精准的混合电磁场和电路分析技术 ? 直观易于交互的可视化PDS性能分析 ? 便利的前仿真后仿真设置
? 业界唯一的快速阻抗检查和EMI谐振检查功能 ? 支持包括封装和PCB的大规模尺寸产品分析
? 针对Cadence? SiP Layout, Allegro? Package Designer, and Allegro PCB Designer的流程
? 与Mentor, Zuken, Altium等PCB和封装布线文件都有良好的接口，并且能够AutoCAD的文件
Power-Aware SI
Cadence? power-aware信号完整性(SI)工具，基于Sigrity技术，提供Signoff级别精度的PCB和IC封装的SI分析．Sigoff级别SI精度对于比千兆赫兹更高频率的信号一定考虑信号和电源/地网络以及电流的回流路
径．Cadence Power-Aware SI工具接口与Cadence Allegro? PCB 和 IC封装物理设计解决方案无缝的集成欲与创建完整的考虑电源设计和SI分析的解决方案。
Sigrity Broadband SPICE
将网络参数转成SPICE电路
Sigrity? Broadband SPICE?能够实现S参数的检查，修整，转换，将N端口的网络参数转成更高效的可用于时域分析的SPICE等效电路。 Sigrity? Broadband SPICE?能够实现S参数的检查，修整，准确转换成SPICE等效电路转换。在保证高精度转换的同时，输出无源性的电路模型，使之能够用于HSPICE的瞬态仿真或者其他SPICE兼容的电路求解器，包括Sigrity SPEED2000?这个时域求解工具。 Sigrity? Broadband SPICE?
Boardband SPICE可以导入散射参数（S）、阻抗参数（Z） 以及导纳参
数（Y）等N端口的无源网络参数或者BNP格式的网络参数。Boardband SPICE输出具有良好收敛性的SPICE电路兼容模型。
特点
? 将网络参数转换成SPICE等效电路
? 实现频域模型到快速准确的时域模型转换的最有效的桥梁 ? 创建从DC到全带宽的宽频带模型 ? 准确模拟网络参数中的谐振点
? 创建包括IC封装、RF器件、PCB、电缆和接插件等对象的宽带模型 ? 评估信号跨分割、信号回路不连接的应用情形 ? 对于复杂的网络参数，创建高阶且稳定的模型 ? 能够快速分析分析如SSO、电源地阻抗等问题 优势
? 一键式的转换就可以获得HSPICE或通用 SPICE兼容的模型 ? 通过修剪S参数，减少瞬态仿真的问题并提高仿真效率
? 通过创建准确复杂的电路模型，改善SPICE仿真的收敛性和效率 ? 软件自动转换能力结合用户的检查和设置确保准确修正原始数据的无源性问题
? 子电路的内部结构和阶数是软件根据网络参数的复杂度自动调节 ? 灵活的流程可依据不同的仿真器产生不同的模型
? 支持Touchstone文件及更复杂的Cadence BNP文件
Sigrity Transistor-to-behavioral Model Conversion (T2B)
将总线仿真的效率从几天缩短到几个小时
精确快速的晶体管级I/O模型到行为级I/O模型转换工具，大大提高系统级时域仿真的效率。
Sigrity? Transistor-to-Behavioral (T2B?) 是专门为精确的系统级仿真而开发的晶体管I/O模型转换工具。由于晶体管模型在时域仿真中效率低下，而传统的IBIS模型则不能精确模拟同步翻转输出（SSO）电源噪声对信号的输出影响；当前快速成长的总线仿真中迫切需要一种能精确模拟电源噪声的高效的I/O模型。这对高速总线的SSO验证分析尤为重要。
T2B将晶体管级I/O网表模型转换为保证精度的行为级电路模型，从而将传统的需要几天才能完成的总线仿真缩短到几个小时。T2B能产生标准的IBIS 3.2, 4.2和Power-aware的IBIS 5.0模型，以及更为精确的IBISPlus电路模型。其Power-aware特性能极大提高IBIS仿真中对电源噪声模拟的精度，而又相比于晶体管模型具有无可比拟的性能优势。所有的T2B I/O模型都能被信号完整性（SI）分析工具如Sigrity SPEED2000?，SystemSI?以及其他SPICE引擎如HSPICE支持。
主要功能
? 将晶体管级的模型转换成高精度的行为级模型
? 自动生成IBIS 3.2, 4.2 或者5.0规范的模型，还可以生成精度更高的模型
? 极大提高芯片/系统联合仿真的效率和能力 ? 帮助确认SI/PI问题的根本原因并验证
? 生成用于SystemSI或SPEED2000进行总线仿真分析的power-aware行为级模型
? 时域仿真分析模板用于行为级模型精度与原始晶体管模型精度比较验证 ? 使得包含所有总线的芯片-封装-系统模型的联合仿真流程成为现实可能 优势与特点
? 业界唯一自动产生IBIS 5.0 power-aware模型的转换方法 ? 业界广泛使用的Sigrity SI/PI仿真工具流程的一部分 ? 模型转换流程里包含精度验证
? 高度自动化流程并且对熟悉IBIS语法的工程师来说简单易用 ? 包含所有IBIS BIRD95/98中定义的power-aware效果 ? 使得可能花费几周时间进行的全总线仿真流程成为现实 ? 生成的模型可以直接应用于SPEED2000和SystemSI
Package Design/Assessment 封装设计/评估
Cadence?封装设计和评估工具，基于Sigrity技术，提供IC封装设计，分析和模型提取能力－可以和Cadence SiP Layout 和Allegro? Package Designer转换数据．评估能力允许您准确快速评估信号和电源完整性问题的可行性。模型提取功能提供独特的全封装模式提取，精度达到多千兆赫兹频率范围。
Sigrity XtractIM
10倍以上的封装模型提取性能
Cadence?封装设计和评估工具，基于Sigrity技术，提供IC封装设计，分析和模型提取能力－可以和Cadence SiP Layout 和Allegro? Package Designer转换数据．评估能力允许您准确快速评估信号和电源完整性问题的可行性。模型提取功能提供独特的全封装模式提取，精度达到多千兆赫兹频率范围。IC封装的RLC电路模型提取和评估，具有同类工具10倍以上的速度优势和无可比拟的全波精度，支持独一无二的优化宽带多阶电路模型。 Sigrity? XtractIM? 是专用的IC封装模型提取和分析工具，而IC封装模型对于系统级的信号完整性(SI)和电源完整性(PI)的精确分析尤为重要。相比较于同类工具，XtractIM的IBIS RLC电路模型或宽带SPICE电路模型提取都具有无可比拟的性能优势(通常快10倍以上)。
XtractIM 基于全波仿真算法提供无可比拟的宽带电路模型，其优化的多阶电路模型为用户提供独一无二的精度和高度压缩的模型大小。独特的封装模型电性能评估引擎使用户可快速发现和定位潜在的设计问题，强大的封装结构(如单芯片封装、多芯片封装MCP以及系统级封装SiP等、Flip-chip/Wirebond封装等)支持能力使得用户可快速提取全封装或部分网络的电路模型。
本文作者：...共分享92篇相关文档
