计算机组成原理课程设计报告

5.3 PC计数器

封装成芯片：

对其产生波形文件：

分析该波形文件可以得出:LDPC是计数端，默认从00开始计数，每次经过CLK的上升沿脉冲计数器进行+1操作。LDN为置数控制端，当其为1时，计数器将从设置的数据值开始进行+1计数。

7

5.4 时序产生器

8

封装成芯片：

对其产生波形文件：

分析波形文件可以得出：当控制端startup为0时，stop为0或者1时都会产生正确的时序电路，产生时序信号对通路的部件加以控制，以避免单总线上各个部件之间数据传输产生冲突，一个CPU周期包含4个时钟脉冲，四个时钟脉冲依次产生。一条微指令如果需要同时使用两个或以上的脉冲信号时，一定要注意脉冲信号的产生的先后顺序。当控制端startup为1时，stop为0时，则会停止脉冲信号的产生。

5.5 总的逻辑组成图（运算器和存储器不再说明）：

5.5.1 逻辑图及波形文件

9

对其产生波形文件：

5.5.2 初始化数据

微指令的储存情况（十六进制表示）：

ROM的初始化数据（存放指令操作码）：

RAM的初始化数据（存放操作数地址以及操作数）：

5.5.3 指令的具体分析

IN指令：PC计数器+1，此时为01，执行第01条微指令，从ROM中取出操作码20H通过P字段译码转到第09条微指令,将输入的数据送到R0中，执行公操作。

ADD指令：PC为02H，从ROM的02单元取出操作码40H通过译码转移到第10条微指令从RAM的02H单元取出操作数的地址08H送到AR寄存器，接着第3条微指令从RAM的

10