嵌入式系统设计原理及应用复习题答案自制版（电子科大） - 图文

储芯片速度比微处理器的速度要低许多；

（2）在嵌入式系统硬件设计时，有时所设计的存储容量并不能满足程序所需的全部存储容量要求，即需要在一个相对较小的物理存储空间中提供相对较大的虚拟存储空间。 28、Nand Flash和Nor Flash的区别？SRAM和SDRAM的区别？

? ①（1） 性能比较

? NOR和NAND是现在市场上两种主要的非易失闪存技术 ? NOR的读速度比NAND稍快一些 ? NAND的写入速度比NOR快很多 ? NAND的擦除速度远比NOR的快 ? 大多数写入操作需要先进行擦除操作

? NAND的擦除单元更小，相应的擦除电路更少 ? （2）接口差别

? NOR FLASH带有SRAM接口，线性寻址，可以很容易地存取其内部的每一个字节 ? NAND FLASH使用复用接口和控制IO多次寻址存取数据

（3）容量和成本

? NAND FLASH生产过程更为简单，成本低

? 常见的NOR FLASH为128KB～16MB，而NAND FLASH通常有8～128MB ? （4）可靠性和耐用性

? 在NAND中每块的最大擦写次数是100万次，而NOR的擦写次数是10万次 ? 位交换的问题NAND FLASH中更突出，需要ECC纠错

? NAND FLASH中坏块随机分布，需要通过软件标定——产品量产的问题 ? ②

? SRAM读写速度比SDRAM读写速度快； ? SRAM比SDRAM功耗大；

? SDRAM的集成度可以做得更大，则其存储容量更大； ? SDRAM需要周期性地刷新，而SRAM不需要。

?

29、SDRAM的寻址方式是什么？Nand Flash的寻址方式是什么？

30、什么是CACHE？为什么要引入CACHE？CACHE的工作原理。

– （提示：理解例1）Cache是一种小容量的高速缓冲存储器。

– 高速缓冲存储器Cache是位于CPU与内存之间的临时存储器，它的容量比

内存小但交换速度快。在Cache中的数据是内存中的一小部分，但这一小部分是短时间内CPU即将访问的，当CPU调用数据时，就可避开内存直接从Cache中调用，从而加快读取速度。由此可见，在CPU中加入Cache是一种高效的解决方案，这样整个内存储器（Cache+内存）就变成了既有Cache的高速度，又有内存的大容量的存储系统了。一般Cache采用高速的SRAM制作，其价格比主存贵，但因其容量远小于主存，因此能很好地解决速度和成本的矛盾。

? 在Cache存储系统中，把Cache和主存划分为相同大小的块。主存地址可以使用块

号(B)和块内地址(W)两部分组成。同样Cache的地址也可以使用块号(B)和块内地址(W)两部分组成。 ? 命中：当CPU访问存储器时，通过存储器地址变换部件把地址变换成cache的块号

和块内地址，如果变换成功（称为cache命中），就用得到的cache地址访问cache，从cache中取数；如果变换失败，则产生cache失效信息，并用主存储器的地址访问主存储器，同时将包含被访问字在内的一整块都从主存储器读出来，装入到cache中，但如果这时cache已满，需要采用适当的替换算法来更新cache。

设cache 的存取时间为tc，命中率为h，主存的存取时间为tm，则平均存取时间： ta = tc ×h +(tc + tm)×(1-h)。 【例1】 某微机存储器系统由一级cache 和主存组成。已知主存的存取时间为80 ns，cache 的存取时间为6 ns，cache的命中率为85%，试求该存储系统的平均存取时间。 ta =6 ns×85%+(6ns+80 ns)×(1-85%)=18 ns

cache的命中率与cache 的大小、替换算法、程序特性等因素有关。 cache未命中时CPU还需要访问主存，这时反而延长了存取时间。 31、什么是虚拟内存技术？为什么要引入虚拟内存技术？

所谓虚拟存储机制，指的是把多个存储介质模块通过一定的手段集中管理。即利用一个存储池（Storage Pool）将所有存储介质模块统一管理，因而从系统角度看到的就不是多个存储介质模块，而是一个被分区或者分卷的超大容量的存储系统。这种将多个存储介质模块统一管理起来，为使用者提供大容量、高数据传输性能的存储系统的技术，就称为虚拟存储技术。

32、存储管理单元MMU的作用是什么？为什么引入快表？

– MMU是Memory Management Unit的缩写，中文名是内存管理单元，它是

CPU中用来管理虚拟存储器、物理存储器的控制线路，同时也负责将虚拟地址映射为物理地址，以及提供硬件机制的内存访问授权。

– 快表是一个高速、具有并行查询能力的联想存储器，用于存放正运行的进程

的当前页号和块号，或者段号和段起始地址。加入快表后,在地址转换时，首先在快表中查找，若找到就直接进行地址转换；未找到，则在主存页表继续查找，并把查到的页号和块号放入快表中。快表的命中率很高，有效地提高了地址转换的速度。

一页式系统，其页表存放在主存中： （提示：理解课件例2）

有一页式系统，其页表存放在主存中：

（1）如果对主存的一次存取需要2.5μs，试问实现一次页面访问的存取时间是多少？ （2）如果系统加有快表，平均命中率为80%，当页表项在快表中时，其查找时间为0.05μs，

（1）页表在主存，两次访问内存：先访问页表，找到线性地址对应的物理地址，再利用这物理地址访问实际的内存页面，故共用2*2.5us=5us

（2）如果有快表，那就可以分为命中和未命中两种情况： 命中 查询快表 + 访问内存 未命中 查询快表 + 查询页表+访问内存 因而此时的存取时间为：

0.8*（0.05μs+2.5μs）+（1-0.8）*（0.05μs+2.5μs*2）=3.05μs

33、设计接口电路的必要性是什么？I/O接口设计的重点又是什么？

I/O接口电路也简称接口电路。它是主机和外围设备之间交换信息的连接部件（电路）。它在主机和外围设备之间的信息交换中起着桥梁和纽带作用。设计接口电路的必要性： a)解决CPU和外围设备之间的时序配合和通信联络问题。 b)解决CPU和外围设备之间的数据格式转换和匹配问题。 c)解决CPU的负载能力和外围设备端口选择问题。 I/O接口设计的重点：

设计I/O接口逻辑以及开发其驱动程序。

34、一个典型的I/O接口逻辑内部通常具有哪几种类型的寄存器？其各自的作用是什么？（会对I/O接口进行简单编程操作，提示：理解课件例3）

例3：使用S3C2440A的端口G的第4 ～ 7引脚驱动四个LED，并点亮GPG4引脚的LED。

寄存器GPGDAT和GPGUP宽度均为16位，各引脚按其编号与相应的寄存器位对应。 GPGDAT中存放的即为需要输出的数据，根据硬件电路连接图可知，要将第4引脚LED点亮，则对应的引脚应输出低电平，所以寄存器GPGDAT中的[7:4]位应设置为二进制值1110。本例中端口为输出功能，因此寄存器GPGUP中对应各位均设置为1，将上拉电阻断开。

GPGCON EQU 0x56000060 GPGDAT

EQU 0x56000064 GPUP

EQU 0x56000068

；配置GPGCON寄存器，设置相关引脚为输出功能 配置GPGUP寄存器，断开各上拉电阻

LDR R0, =GPGCON LDR

LDR R1, [R0] LDR BIC R1, R1, #0x0000FF00 ORR ORR R1, R1, #0x00005500 STR STR R1, [R0]

R0, =GPGUP R1, [R0] R1, R1, #0x00F0 R1, [R0]

；输出驱动数据，点亮GPG4引脚对应的LED

LDR R2, =GPGDAT LDR R3, [R2] ORR R3, R3, #0x00F0 BIC R3, R3, #0x0010 STR R3, [R2]

35、常见的触摸屏分为哪几类？其各自的原理是什么？ ? 电阻式触摸屏 ? 电容式触摸屏 ? 红外式触摸屏 ? 表面声波触摸屏

36、OSI结构模型具体由哪几层组成，其各层的作用分别是什么？TCP/IP模型的具体由

哪几层组成，其各层的作用分别是什么？

（1）物理层。规定了网络设备间最底层的接口特性，包括物理连接的机械特性（即接插件

的大小、形状等）、电气特性（即代表逻辑“1”和逻辑“0”的电参数）、电子部件和物理部件的基本功能以及位交换的基本过程。

（2）数据链路层。主要作用是控制信息在单一链路中传输的差错，通常包括传输信息的校

验、总线错误检测等。

（3）网络层。定义了基本的端到端数据传输服务，网络层在多数据链路存储转发网络中特

别重要。

（4）传输层。定义了面向连接的服务，它可以保证数据按一定的顺序、无差错地在多条链

路上传送。

（5）会话层。提供了一种控制网络上终端用户交互的机制，例如数据分组和检测点。 （6）表示层。规定了数据交换的格式，并且为应用程序提供有效的转换工具。 （7）应用层。提供了终端用户程序和网络之间的一个应用程序接口。

37、网卡的主要功能主要是什么？理解数据封装和解封装的过程。理解和熟悉差分曼切斯特

编解码。