微机课设—电子万年历的设计制作

电子万年历的设计与制作 3 系统硬件的设计

根据上述所确定的系统方案构想，下面进行系统硬件电路的具体设计，系统的具体设计在下面会详细介绍。

3.1AT89S51单片机

本系统采用的是美国ATMEL公司生产的AT89S52单片机，首先我们来熟悉一下AT89S52单片机的外部引脚和内部结构。 1.单片机的引脚功能

AT89S52单片机有40个引脚。 ? Vcc：电源电压+5V ? GND：接地

? P0口：P0口是一组8位漏极开路型双向I/O口，也即地址/数据总线复用口。作为输出口用时，每位能驱动8个TTL逻辑门电路，对端口写“1”可作为高阻抗输入端用。

在访问外部数据存储器或程序存储器时，这组口线分时转换地址（低8位）和数据总线服用，在访问期间激活内部上拉电阻。

在Flash编程时，P0口接收指令字节，而在程序校验时，输出指令字节，校验时要求外接上拉电阻。

? P1口：P1口是一个带内部上拉电阻的8位双向I/O，P1的输出缓冲级可驱动（吸收或输出电流）4个TTL逻辑门电路。对端口写“1”，通过内部的上拉电阻把端口拉到高电平，此时可作输入口。作输入口使用时，因为内部存在上拉电阻，某个引脚被外部信号拉低时会输出一个电流。

Flash 编程和程序校验期间，P1接收低8位地址。

? P2口：P2口是一个带内部上拉电阻的8位双向I/O，P2的输出缓冲级可驱动（吸收或输出电流）4个TTL逻辑门电路。对端口写“1”，通过内部的上拉电阻把端口拉到高电平，此时可作输入口。作输入口使用时，因为内部存在上拉电阻，某个引脚被外部信号拉低时会输出一个电流。

在访问外部程序存储器或16位地址的外部数据存储器（例如执行MOVX@DPTR指令）时，P2口送出高8位地址数据。在访问8位地址的外部数据存储器（MOVX @Ri指令）时，P2口线上的内容（也即特殊功能寄存器（SFR）区中P2寄存器的内容），在整个访问期间不改变。

Flash 编程和程序校验期间，P2亦接收低高位地址和其他控制信号。

? P3口：P3口是一组带内部上拉电阻的8位双向I/O，P3的输出缓冲级可驱动（吸收或输出电流）4个TTL逻辑门电路。对P3口写入“1”时，它们被内部的上拉电阻拉高并可作为输入端口。作输入端时，被外部拉低的P3口将

5

电子万年历的设计与制作 用上拉电阻输出电流。P3口除了作为一般的I/O口线外，更重要的用途是它的第二功能，见表1所示：

P3口还接收一些用于Flash闪速存储器编程和程序校验的控制信号。

表1 P3口的第二功能图

端口引脚 P3.0 P3.1 P3.2 P3.3 P3.4 P3.5 P3.6 P3.7

第二功能 RXD（串行输入口） TXD（串行输出口） INT0（外中断0） INT1（外中断1） T0（定时/计时器0外部输入） T1（定时/计时器1外部输入） WR（外部数据存储器写选通） RD（外部数据存储器读选通）

? RST：复位输入。当振荡器工作时，RST引脚出现两个机器周期以上高电平将使单片机复位。WDT溢出将使引脚输出高电平，设置SFRAUXR的DISRT0（地址8EH）可打开或关闭该功能。DISRT0位缺省为RESET输出高电平打开状态。

? ALE/PROG：当访问外部程序存储器或数据存储器时，ALE（地址锁存器允许）输出脉冲用于锁存地址的低8位字节。即使不访问外部存储器，ALE仍以时钟振荡频率的1/6输出固定的正脉冲信号，因此它可对外输出时钟或用于定时目的。要注意的是：每当访问外部数据存储器时将跳过一个ALE脉冲。

对Flash存储器编程期间，该引脚还用于输入编程脉冲（PROG）。

如有必要，可通过多特殊功能寄存器（SFR）区中的8EH单元的D0位置，可禁止ALE操作。该位置后，只有一条MOVX和MOVC指令ALE才会被激活。另外，该引脚会被微弱拉高，单片机执行外部程序时，应设置ALE无效。

? PSEN：程序存储允许（PSEN）输出是外部程序存储器的读选通信号，当AT89S52由外部程序存储器取指令（或数据）时，每个机器周期两次PSEN有效，即输出两个脉冲。当访问外部数据存储器，没有两次有效的PSEN信号。

? EA/VPP：外部访问允许。欲使CPU仅访问外部程序存储器（地址为0000H—FFFFH），EA端必须保持低电平（接地）。需要注意的是：如果加密位LB1被编程，复位时内部会锁存EA端状态。

如EA端为高电平（接Vcc端），CPU则执行内部程序存储器中的指令。 Flash存储器编程时，该引脚加上+12V的变成电压Vpp.

? XTAL1：振荡器反相放大器及内部时钟发生器的输入端。 ? XTAL2：振荡器反相放大器的输出端。 AT89S52单片机内部结构

2.AT89S52单片机与MCS-51完全兼容

6

电子万年历的设计与制作 ? 看门狗（WDT）：WDT是一种需要软件控制的复位方式。WDT由13位计数器和特殊功能寄存器中的看门狗定时器复位存储器（WDTRST）构成。WDT在默认情况下无法工作；为了激活WDT，用户必须往WDTRST寄存器（地址：0A6H）中依次写入01EH和0E1H。当WDT激活后，晶振工作，WDT在每个机器周期都会增加。WDT计时周期依赖于外部时钟频率。除了复位（硬件复位或WDT溢出复位），没有办法停止WDT工作。当WDT溢出，它将驱动RSR引脚输出一个高电平。

? 可编程串口（UART）在AT89S52中，UART的操作与AT89S52和AT89C52一样。AT89S52系列单片机的串行通信口可以工作于同步和异步通信方式。当工作于异步方式时，它具有全双工的操作功能，也就是说，它可以同时进行数据的发送和接收。串行口内的接收器采用的是双缓冲结构，能够在接收到的第一个字节从接收寄存器读走之前就开始接收第二个字节（当然，如果第二个字节接收完毕，而第一个字节仍然没有被读走，那将会丢掉一个字节）。串行口的发送和接收操作都是通过特殊功能寄存器中的数据缓冲寄存器SBUF进行的，但在SBUF的内部，接收寄存器和发送寄存器在物理结构上是完全独立的。如果将数据写入SBUF，数据会被送入发送寄存器准备发送。如果执行SBUF指令，则读出的数据一定来自接收缓存器。因此，CPU对SBUF的读写，实际上是分别访问2个不同的寄存器。这2个寄存器的功能决不能混淆。

? 振荡电路：AT89S52系列单片机的内部振荡器，由一个单极反相器组成。XTAL1反相器的输入，XTAL2为反相器的输出。可以利用它内部的振荡器产生时钟，只要XTAL1和XTAL2引脚上一个晶体及电容组成的并联谐振电路，便构成一个完整的振荡信号发生器，此方式称为内部方式。另一种方式由外部时钟源提供一个时钟信号到XTAL1端输入，而XTAL2端浮空。在组成一个单片机应用系统时，多数采用这种方式，这种方式结构紧凑，成本低廉，可靠性高。在电路中，对电容C1和C2的值要求不是很严格，如果使用高质的晶振，则不管频率为多少，C1、C2通常都选择30pF。

? 定时/计数器：AT89S52单片机内含有2个16位的定时器/计数器。当用于定时器方式时，定时器的输入来自内部时钟发生电路，每过一个机器周期，定时器加1，而一个机器周期包含有12个振荡周期，所以，定时器的技术频率为晶振频率的1/12，而计数频率最高为晶振频率的1/24。为了实现定时和计数功能，定时器中含有3种基本的寄存器：控制寄存器、方式寄存器和定时器/计数器。控制寄存器是一个8位的寄存器，用于控制定时器的工作状态，方式寄存器是一个8位的寄存器，用于确定定时器的工作方式，定时器/计数器是16位的计数器，分为高字节和低字节两部分。

? RAM：高于7FH内部数据存储器的地址是8位的，也就是说其地址空间只有256字节，但内部RAM的寻址方式实际上可提供384字节。的直接地址访问同一个存储空间，高于7FH的间接地址访问另一个存储空间。这样，虽然高128字节区分与专用寄器 ，即特殊功能寄存器区的地址是重合的，但实际上它们是分

7

电子万年历的设计与制作 开的。究竟访问哪一区，存是通过不同的寻址方式加以区分的。

? SFR：SFR是具有特殊功能的所有寄存器的集合，共含有22个不同寄存器，它们的地址分配在80H～FFH中。虽然如此，不是所有的单元都被特殊功能寄存器占用，未被占用的单元，其内容是不确定的。如对这些单元进行读操作，得到的是一些随机数，而写入则无效，所以在编程时不应该将数据写入这些未确定的地址单元中，特殊功能寄存器主要有累加器ACC、B寄存器、程序状态字寄存器PSW、堆栈指针SP、数据指针DPTR、I/O端口、串行口数据缓冲器SBUF、定时器寄存器、捕捉寄存器、控制寄存器。

? 中断系统：AT89S52单片机有6个中断源，中断系统主要由中断允许寄存器IE、中断优先级寄存器IP、优先级结构和一些逻辑门组成。IE寄存器用于允许或禁止中断；IP寄存器用于确定中断源的优先级别；优先级结构用于执行中断源的优先排序；有关逻辑门用于输入中断请求信号。在整个中断响应过程中CPU所执行的操作步骤如下：

（1）完成当前指令的操作

（2）将PC内容压入堆栈 （3）保存当前的中断状态 （4）阻止同级的中断请求

（5）将中断程序入口地址送PC寄存器 （6）执行中断服务程序 （7）返回

3.2时钟芯片DS1302接口设计与性能分析

3.2.1DS1302性能简介

DS1302是Dallas公司生产的一种实时时钟芯片。它通过串行方式与单片机进行数据传送，能够向单片机提供包括秒、分、时、日、月、年等在内的实时时间信息，并可对月末日期、闰年天数自动进行调整；它还拥有用于主电源和备份电源的双电源引脚，在主电源关闭的情况下，也能保持时钟的连续运行。另外，它还能提供31字节的用于高速数据暂存的RAM。

DS1302时钟芯片内主要包括移位寄存器、控制逻辑电路、振荡器。DS1302与单片机系统的数据传送依靠RST，I/O，SCLK三根端线即可完成。其工作过程可概括为：首先系统RST引脚驱动至高电平，然后在SCLK时钟脉冲的作用下，通过I/O引脚向DS1302输入地址/命令字节，随后再在SCLK时钟脉冲的配合下，从I/O引脚写入或读出相应的数据字节。因此,其与单片机之间的数据传送是十分容易实现的，DS1302的引脚排列及内部结构图如图2：

DS1302引脚说明：

8