基于FPGA的任意比例图像缩放算法

龙源期刊网 http://www.qikan.com.cn

基于FPGA的任意比例图像缩放算法

作者：刘强 晋兆虎

来源：《数字技术与应用》2011年第12期

摘要：在实际图像处理系统中，由于系统对实时的要求非常高，所以常采用FPGA进行图像的缩放，以利用其强大的并行处理能力。本文提出一种基于FPGA的算法，能够实现复杂的比例缩放，而且结构简单，非常适合工程化。 关键词：图像缩小 图像放大 FPGA

中图分类号: TP391.41 文献标识码：A 文章编号：1007-9416(2011)12-0126-02

Abstract：Because the demand of the real-time image processing performace is very huge，FPGA-based scaler is adapt to it with the parallel processing capality. The paper presents a simplified-structure image pretreatment based on FPGA.It can impliment more complicated image contraciton and amplification algorithm.

Keywords：Image contraction Image amplification FPGA 1、引言

数字图像的缩放在实际生活中被广泛的使用，比如同一DVD视频源在不同的电视机、计算机上显示的时候，由于不同的显示终端的分辨率不同，而数据源的分辨率是相同的，这样就需要将此视频源进行缩放处理。在一些实时性要求很高的场合，比如视频会议系统、视频监控系统等，由于用户需要实时观看到不同视频源的不同分辨率的图像，最常见的应用是监控系统中，监控者可能需要将感兴趣的实时图像进行放大，以便获取更多的监控信息。在这些应用中，对缩放算法的效果和实时特性要求都比较高。FPGA常被用于这类系统的解决方案之中。 2、算法原理

传统的算法采用需要处理的原始图像像素点周围四个点的像素值之间的相关性，通过算法计算得出的。对于目标图像的任意一个限速（x，y），通过反向坐标查找得到原始图像中的浮点坐标为(i+u，j+v)，其中i，j均为非负整数，u，v为[0，1]区间的浮点数，则目标图像的像素值f(x，y)可由原图像中四个坐标分别为(i，j)，(i+1，j)，(i，j+1)，(i+1，j+1)所对应的像素值经过加权得到，即：f(x，y)=C0×f(i，j)+C1×f (i，j+1)+C2×f(i+1，j)+C3×f(i+1，j+1)，其中