当前位置：首页 > 数电习题及答案
1．半导体存储器从存、取功能上可以分为 只读 存储器和 随机存取 存储器两大类。 ５．半导体存储器中，ROM属于组合逻辑电路，而RAM可归属于 时序 逻辑电路。 习题
［题11.1］ 假设存储器的容量为256ⅹ8位，则地址代码应取几位。 解：8。
一、可以用来暂时存放数据的器件叫 寄存器 。
二、移位寄存器除 寄存数据 功能外，还有 移位 功能。 三、某寄存器由D触发器构成，有4位代码要存储，此寄存器必须由 4 个触发器构成。 四、一个四位二进制加法计数器，由0000状态开始，问经过18个输入脉冲后，此计数器的状态为 0010 。
五、n级环形计数器的计数长度是 n ， n级扭环形计数器的计数长度是 2n 。六、集成计数器的模值是固定的，但可以用 清零 法和 置数法 来改变它们的模值。 七、通过级联方式，把两片4位二进制计数器74161连接成为8位二进制计数器后，其最大模值是 256 ；将3片4位十进制计数器74160连接成12位十进制计数器后，其最大模值是 4096 。
八、设计模值为38的计数器至少需要 6 个触发器 。
[题8.3] 分析图P8.3的计数器电路，画出电路的状态转换图，说明这是多少进制计数器。十六进制计数器74161的功能表如表8.2.2所示。
解：采用同步预置数法，LD?Q3Q1。
计数器起始状态为0011，结束状态为1010，所以该计数器为八进制加法计数器。 状态转换图略。
[题8.4] 分析图P8.4的计数器电路，说明这是多少进制的计数器，并画出电路的状态转换图。十进制计数器74160的功能表如表8.2.6所示。
9
解：该计数器采用异步清零法，RD?Q3Q0。
计数器起始状态为0000，结束状态为1000（状态1001只是维持瞬间），所以该计数器为九进制加法计数器。
[题8.5] 试用十六进制计数器74161设计十三进制计数器，标出输入、输出端。可以附加必要的门电路。74161的功能表如表8.2.2所示。
解：
[题8.6] 分析图P8.6的计数器在M?1和M?0时各为几进制计数器，并画出相应的状态转换图。74161的功能表如表8.2.2所示。
解：该计数器采用同步预置数法，LD?Q3Q2。所以
M?0时：起始状态为0010，结束状态为1100，所以该计数器为十一进制加法计数器。 M?1时：起始状态为0100，结束状态为1100，所以该计数器为九进制加法计数器。 状态图略。
[题8.7] 分析图P8.7的计数器在M?1和M?0时各为几进制，并画出相应的状态转换图。
10
74161的功能表如表8.2.2所示。
解：该计数器采用同步预置数法。LD?MQ2Q1Q0?MQ3Q1
M?0时：起始状态为0000，结束状态为1010，所以该计数器为十一进制加法计数器。
M?1时：起始状态为0000，结束状态为0111，所以该计数器为八进制加法计数器。 状态图略。
[题8.8] 设计一个可控进制的计数器，当输入控制变量A?1时为13进制计数器，A?0时为7进制计数器。标出计数器的输入端和进位输出端。
解：电路采用同步预置数法。LD?AQ3Q2?MQ2Q1 电路逻辑图如图A8.8所示
[题8.11] 试分析图P8.11计数器电路的分频比（即Y和CP的频率比）。74LS1610的功能表如表8.2.2所示。
11
解：两片计数器接成并行进位方式，其中
第1片74160计数，起始状态为0000，结束状态为1001，为十进制计数器。 第2片74160计数，起始状态为0110，结束状态为1001，为四进制计数器。 所以该计数电路的分频比
fY1 ?fCP40[题8.12] 试用同步4位二进制计数器74LS161芯片和必要的门电路来组成一个125进制加法计数器。要求标出计数器的输入端和进位输出端；画出逻辑连接图。
解：计数的起始状态为00000000，结束状态为01111101，电路逻辑图如图A8.12所示
[题8.13] 设计一个序列信号发生器电路，使之在一系列CP信号作用下能周期性地输出“11010010111”的序列信号。
解：根据题意电路可由计数器+组合输出电路两部分组成。 第一步：设计计数器
序列长度S?11，设计一个模11计数器，选用74LS161，设定有效状态为Q3Q2QQ 10=0101～1111。第二步：设计组合电路
L之间的关系如表A8.13所示。 设序列输出信号为L，则计数器的输出Q3Q2QQ10和序列
表A8.13
12
本文作者：...共分享92篇相关文档
