计算机组成原理练习题答案 - 图文

---

一、填空题

1．对存储器的要求是

速度快 ，_容量大 _____，_价位低 _____。为了解决这方面的矛盾，

计算机采用多级存储体系结构。 2．指令系统是表征一台计算机

__性能__的重要因素，它的 ____格式__和___功能 ___不仅直

接影响到机器的硬件结构而且也影响到系统软件。

3．CPU 中至少有如下六类寄存器 __指令 ____寄存器， __程序_计数器， _地址__寄存器，通 用寄存器，状态条件寄存器，缓冲寄存器。 4．完成一条指令一般分为 操作，后者完成 执行指令

取指 操作。

寄存器 和 寄存器 之间，或 寄存器 和 存储器 周期和

执行

周期，前者完成

取指令和分析指令

5．常见的数据传送类指令的功能可实现 之间的数据传送。 6．微指令格式可分为

垂直

型和 水平 型两类，其中 垂直 型微指令用较长的

微程序结构换取较短的微指令结构。 7．对于一条隐含寻址的算术运算指令， 操作数通常隐含在

累加器

中

其指令字中不明确给出

操作数的地址

，其中一个

8．设浮点数阶码为 8位（含1位阶符），尾数为 24位（含1位数符），则32位二进制补码浮点规 格化数对应的十进制真值范围是：最大正数为 129

，最大负数为

2^127(1-2^ －23) ，最小正数为

-2^127

。

2^－

2^－128(-2^ －1-2^－23) ，最小负数为

9．某小数定点机，字长 8 位（含 1 位符号位），当机器数分别采用原码、补码和反码时，其 对 应的真值 范围分 别是 -127/128 ～+127/128 （均用十进制表示） 。

10．在 DMA 方式中， CPU 和 DMA 控制器通常采用三种方法来分时使用主存，它们是 止 CPU 访问主存

、 周期挪用

和 DMA 和 CPU 交替访问主存

8

。

8 次加法，

停

-1 ～+127/128

-127/128 ～+127/128

11．设 n = 8 （不包括符号位） ，则原码一位乘需做 补码 Booth 算法需做

8

次移位和最多

9

次移位和最多

次加法。

12．设浮点数阶码为 8 位（含 1 位阶符），尾数为 24 位（含 1 位数符），则 32 位二进制补码 浮点规格化数对应的十进制真值范围是： 负数为

，最小负数为

最大正数为 。

，最小正数为

，最大

13．一个总线传输周期包括 四个阶段。

申请分配阶段 、 寻址阶段 、 传输阶段 和 结束阶段

14．CPU 采用同步控制方式时，控制器使用 机器周期 和 节拍 组成的多极时序系统。

---

---

15．在组合逻辑控制器中，微操作控制信号由 决定。

指令操作码 、 时序 和 状态条件

15.32 位字长的浮点数， 其中阶码 8 位（含 1 位阶符），基值为 2，尾数 24 位（含 1 位数符）， 则其对应的最大正数是

，最小的绝对值是

；若机器数采用补码表示，

，最小负数是

。（均用十

且尾数为规格化形式，则对应的最小正数是 进制表示）

16．CPU 从主存取出一条指令并执行该指令的时间叫 机器周期

，而后者又包含若干个

节拍 。

指令周期 ，它通常包含若干个

机器周期 和 节拍 组成多级时序系统。

17．假设微指令的操作控制字段共 18 位，若采用直接控制， 则一条微指令最多可同时启动

3 个微操作，

18 个微操作命令。若采用字段直接编码控制，并要求一条微指令能同时启动 则微指令的操作控制字段应分 多可包含

3 段，若每个字段的微操作数相同， 这样的微指令格式最

192 个微操作命令。

时序 和 状态条件 决定。

程序

18．在组合逻辑控制器中，微操作控制信号由指令操作码、 19．I/O 与主机交换信息的控制方式中， 中断

程序查询 方式 CPU和设备是串行工作的。

和 DMA方式 CPU和设备是并行工作的， 前者传送与主程序是并行的， 后者传送和主

机是串行的。

20．设 n =16 位（不包括符号位在内） ，原码两位乘需做 加法；补码 Booth 算法需做 一、简答题：

1. 主存储器的性能指标有哪些？含义是什么？

存储器的性能指标主要是存储容量、存储速度和存储器带宽。

存储容量是指在主存能存放二进制代码的总位数。存储速度是由存取时间和存取周期来表 示的。存取时间又称存储访问时间，是指从启动一次存储器操作到完成该操作所需的全部 时间。存储周期是指存储器进行连续两次独立的存储器操作（如连续两次读操作）所需的 最小间隔时间。存储器带宽是指单位时间内存储器存取的信息量。 2. 请说明指令周期、机器周期、时钟周期之间的关系。

指令周期是完成一条指令所需的时间。包括取指令、分析指令和执行指令所需的全部时间。 机器周期也称为 CPU周期，是指被确定为指令执行过程中的归一化基准时间，通常等于取 指时间（或访存时间） 。时钟周期是时钟频率的倒数，也可称为节拍脉冲或

T 周期，是处理

16

次移位，最多做

8

次移位，最多做 17

次加法。

9 次

操作的最基本单位。一个指令周期由若干个机器周期组成，每个机器周期又由若干个时钟 周期组成。

---

---

15.33CPU响应中断应具备哪些条件？

(1) 在 CPU内部设置的中断允许触发器必须是开放的。 (2) 外设有中断请求时，中断请求触发器必须处于“ (3) 外设（接口）中断允许触发器必须为“

1”状态，保持中断请求信号。

CPU。

1”，这样才能把外设中断请求送至

(4) 当上述三个条件具备时， CPU在现行指令结束的最后一个状态周期响应中断。 15.34 从计算机的各个子系统的角度分析，指出提高整机速度的措施。 针对存储器，可以采用

Cache- 主存层次的设计和管理提高整机的速度；

- 辅存层次的设计和管理提高整机的速度；

针对存储器，可以采用主存

针对控制器，可以通过指令流水或超标量设计技术提高整机的速度； 针对控制器，可以通过超标量设计技术提高整机的速度； 针对运算器，可以对运算方法加以改进，如进位链、两位乘除法； 针对 I/O 系统，可以运用 DMA技术来减少 CPU对外设访问的干预。 15.35 控制器中常采用哪些控制方式，各有何特点？ 答：控制器常采用同步控制、异步控制和联合控制。

同步控制即微操作序列由基准时标系统控制，每一个操作出现的时间与基准时标保持一致。 异步控制不存在基准时标信号，微操作的时序是由专用的应答线路控制的，即控制器发出 某一个微操作控制信号后，等待执行部件完成该操作时所发回的“回答”或“终了”信号， 再开始下一个微操作。联合控制是同步控制和异步控制相结合的方式，即大多数微操作在 同步时序信号控制下进行，而对那些时间难以确定的微操作，如涉及到 异步控制。

15.36 指令和数据都以二进制代码存放在内存中， 指令和数据的区分：

（1）从主存中取出的机器周期不同，取指周期取的是指令，分析取数或执行周期取的是数 据。

（2）取指令和取数据时地址的来源不同，指令地址来自程序计数器 形成部件

15.37 请说明 SRAM 的组成结构，与 SRAM 相比 DRAM 在电路组成上有什么不同之处？ SRAM存储器由存储体、读写电路、地址译码电路、控制电路组成， 电路。

8．说明微程序控制器中微指令的地址有几种形成方式。 （1）直接由微指令的下地址字段指出。 （2）根据机器指令的操作码形成。 （3）增量计数器法。

（4）根据各种标志决定微指令分支转移的地址。

DRAM还需要有动态刷新 PC，数据地址来自地址

CPU 如何区分它们是指令还是数据？

I/O 操作，则采用

---

---

（5）通过测试网络形成。 （6）由硬件产生微程序入口地址。

9．外围设备要通过接口与 CPU相连，接口有哪些功能？ 外围设备要通过接口与 CPU 相连的原因主要有：

（1）一台机器通常配有多台外设，它们各自有其设备号（地址），通过接口可实现对设备 的选择。

（2）I/O 设备种类繁多，速度不一，与 达到速度匹配。

（3）I/O 设备可能串行传送数据，而 换。

（4）I/O 设备的入 /出电平可能与 CPU 的入/出电平不同，通过接口可实现电平转换。 （5）CPU 启动 I/O 设备工作，要向外设发各种控制信号，通过接口可传送控制命令。 （6）I/O 设备需将其工作状况（“忙”、“就绪”、“错误”、“中断请求”等）及时报 告CPU ，通过接口可监视设备的工作状态，并保存状态信息，供

CPU 查询。

CPU 一般并行传送，通过接口可实现数据串并格式转 CPU 速度相差可能很大，通过接口可实现数据缓冲，

可见归纳起来，接口应具有选址的功能、传送命令的功能、反映设备状态的功能以及传送 数据的功能（包括缓冲、数据格式及电平的转换）。

10．以 I/O 设备的中断处理过程为例，说明一次程序中断的全过程。

一次程序中断大致可分为五个阶段。中断请求，中断判优，中断响应，中断服务，中断返 回

11、基址寻址方式和变址寻址方式的应用场合有什么不同？

（1）基址寻址方式面向系统，主要用于逻辑地址到物理地址的交换，解决程序在存储器中 的定位，扩大寻址空间等问题。

（2）变址寄存器方式面向用户，主要用于解决程序循环控制问题，用于访问成批数据，支 持向量线性表操作等。

12、一个典型 CPU 应由哪几部分组成？ 一个典型的 CPU 组成应该包括： (1)六个主要寄存器，保存

CPU 运行时所需的各类数据信息或运行状态信息。

(2)算术逻辑电路 (ALU) ，对寄存器中的数据进行加工处理。

(3)操作控制器和指令译码器， 产生各种操作控制信号， 以便在各寄存器之间建立数据通路。 (4)时序产生器，用来对各种操作控制信号进行定时，以便进行时间上的约束。 二、设计题：

1．设CPU共有 16根地址线， 8根数据线，并用 MREQ 作访存控制信号（低电平有效） ，用WR 作读写控制信号（高电平为读，低电平为写）

。现有下列芯片及各种门电路（门电路自定）

，

如图所示。其中有 2K× 8位、8K× 8位、32K× 8位的ROM 芯片； 1K× 4位、 2K× 8位、8K× 8位、

---