毕业论文-spwm变频器设计

浙江科技学院本科毕业设计（论文）

2.7 核心区域和外围模块区域

图12 PIC核心区域与外围模

2.8 程序存储器组织结构

PIC16F767有一个13 位宽的程序计数器，最大可寻址 8K 字 x 14 位的程序存储器空间。PIC16F767片内的程序存储器容量为 8K 字。PIC16F767 程序存储器的映射如图13所示。

13

浙江科技学院本科毕业设计（论文）

图 13 PIC16F767 程序存储器映射图和

2.9 数据存储器组织结构

数据存储器被划分成多个存储区，每个存储区由通用寄存器和特殊功能寄存器两部分组成。RP1（Status<6>）和 RP0 （Status<5>）位是存储区选择位。如图14所示：

图14 数据存储器组织结构图

每个存储区多达 7Fh （128 字节）。每个存储区的低位地址单元被特殊功能寄存器占据，

14

浙江科技学院本科毕业设计（论文）

除此之外则为通用寄存器，用作静态RAM。所有存储区均包括特殊功能寄存器，某些使用频率较高的特殊功能寄存器可以从一个存储区映射到另一个存储区中，以节省代码和提高存储速度。

2.10 捕捉/ 比较/PWM 模块

每一个捕捉/ 比较/PWM （CCP）模块都有一个16 位寄存器，该寄存器可以作为：

? 16位捕捉寄存器 ? 16位比较寄存器

? PWM 主/ 从占空比寄存器

CCP1、CCP2 和CCP3 模块的操作基本一致，不同之处仅在于特殊事件触发器。 三相电机变频驱动器主要利用其PWM工作模块功能，在脉宽调制模式下，CCPx 引脚上可输出分辨率高达10位的PWM 输出。因为CCP1 引脚与PORTC 数据锁存器复用，TRISC<2> 位必须清零以将CCP1 引脚设置为输出。

下图15是CCP 模块在PWM 模式下的简化示意图，关于如何逐步设置CCP模块使其工作在PWM模式下。

图15 PWM 简化结构示意图

PWM 的输出有一个时基（周期）和一个保持输出为高电平的时间（占空比）。PWM 的

15

浙江科技学院本科毕业设计（论文）

频率是周期的倒数（1/ 周期）。如下图16所示：

图16 PWM输出

2.10.1 PWM 周期

PWM的周期可通过向PR2寄存器写入来设定。PWM周期可由以下公式来计算： PWM 周期 = [(PR2) + 1] ? 4 ? TOSC ?（TMR2 预分频值） PWM 频率定义为1/[PWM 周期]。

当TMR2 等于PR2 时，在下一个递增周期将发生以下三种情况：

? TMR2被清零

? CCP1 引脚被置1（例外：如果PWM 占空比= 0%， CCP1 引脚不置1）

? PWM占空比从CCPR1L 锁存到CCPR1H

2.10.2 PWM占空比

通过写入CCPR1L 寄存器和CCP1CON<5:4> 位可以设定PWM 占空比，分辨率可高达10 位。CCPR1L 包含高8 位而CCP1CON<5:4> 包含低2 位，该10 位值由CCPR1L:CCP1CON<5:4>表示。

用以下公式计算PWM的占空比：

PWM 占空比 = （CPR1L:CCP1CON<5:4>） ?TOSC ? （TMR2 预分频器值） CCPR1L 和CCP1CON<5:4> 可在任何时候写入，但在PR2 和TMR2 匹配前（即周期完

16