专业课程实践

2.2 CMOS反相器电路图：

CMOS反相器是由一个PMOS和CMOS组成，注意其中NMOS和PMOS的衬底是分开的，NOMS的衬底接地，PMOS的衬底接最高位Vdd；NMOS的源极接地，漏极接高电位，而PMOS的源极接Vdd，漏极接地电位。输入信号Vin对两管来说，都加在g和s之间，但由于NMOS的s接地，PMOS的s接Vdd，所以输入信号Vin对两管的参考电位是不同的。具体电路如下:

反相器原理图

输入为高电平Vi=Vdd时，根据上图所知，Tn管导通，Tp管截止，因此，反相器输出为低电平，输出电压Vo=Vss=0；当输入为高电平Vi=0时，根据上图所知，Tn管截止，Tp管导通，因此，反相器输出为高电平，输出电压Vo=Vdd。

2.3 CMOS与非门电路图：

当A(B)为低电平时，PMOS1(PMOS2)导通， NMOS1(NMOS2)截止，形成从Ⅴdd到输出的通路，阻断了输出到地的通路，这时相当于一个有限的PMOS管导通电阻和一个无穷大的NMOS管的截止电阻的串联分压电路,输出为高电平。如果A和B均为高电平，使得两个NMOS管均导通，两个PMOS管均截止，形成了从输出到地的通路，阻断了输出到电源的通路，呈现一个有限的NMOS导通电阻和无穷大的PMOS管截止电阻的分压结果，输出为低电平。

与非门原理图

2.4 传输门的工作原理

上图为传输门的电路结构。传输门的工作情况如下：当C端接0V，!C端接+Vdd

时，输入信号Vi的取值在0~+Vdd范围之间，Tn和Tp同时截止，输入和输出之间呈高阻态，传输门是断开的。

当C端接+Vdd，!C接0V时，Vi在0V~+(Vdd-Vt)的范围内，Tn导通。Vi在+Vt~+Vdd的范围内，Tp将导通。由此可见，当Vi在0V~+Vdd之间变化是，Tn和Tp至少有一个导通，使Vi与Vo之间的电阻很小，传输门导通。

3.版图设计

3.1 反相器的版图设计

反相器的版图 下图为反相器的版图设计。在设计中，用AL层将NMOS的源级和PMOS的漏极连接在一起，两个MOS管的栅极连接在一起，PMOS接高电平用TB层。 3.2 D触发器的版图

D触发器的版图

在设计版图的过程中，主要是过孔以及C和!C的连线的问题。过孔时要根据需要连接的两层具体是那一层来决定孔的种类。而连线则要保证不要串线。

4.仿真

4.1电路仿真

本实验采用Cadence软件仿真。Cadence是一个运行在Linux系统下的板级和系统级EDA 软件。在Linux系统下，可以先点击右键，选择 “新建终端”在终端中输入icfb&，出现icfb主程序对话框，在icfb对话框中选择file/new/library，弹出对话框new library，在name栏中填写文件夹名，选择attach to an existing techfile,在弹出的对话榧中，technolugy library项选择GPDK90。此时回到icfb主程序对话框，选择file/new/cellview，在弹出的对话框中，library name选择上阶段新建的library名，cell name任意，ok后就可以打开电路图编辑窗口结果如下图。

4.2 仿真结果

D

触发器测试结果

5.心得体会

经过这次课程设计，大大加深了我对D触发器的结构和功能的理解，并且能较为熟练的运用cadence，加深了我的对电子科学与技术这门专业的了解，相信对我以后的学习和就业都会有很大的帮助。总之这次课设让我受益匪浅。

6.参考文献

《电子技术基础-数字部分》第六版 康华光主编