µ±Ç°Î»ÖãºÊ×Ò³ > fpga¿Î³ÌÉè¼Æ+×ÛºÏʵÑé·½°¸+Ö÷Ҫ֪ʶµã
FPGA ¿Î³ÌÉè¼Æ
Ò»¡¢ÊµÑéÃû³Æ¡£
»ùÓÚFPGA¼¼ÊõµÄ½»Í¨µÆ¿ØÖÆÏµÍ³Éè¼Æ
¶þ¡¢ÊµÑéÒÇÆ÷¡£
ÊÔÑéÏä µçÄÔ Êý¾ÝÏß
Èý¡¢Éè¼ÆÄ¿µÄºÍÉè¼ÆÒªÇó ËÄ¡¢µç·¹¤×÷ÔÀí¼°Éè¼Æ·½°¸ Îå¡¢Èí¼þ¹¤×÷ÔÀíÓëµ÷ÊÔ
·ÖƵģ¿éµÄÉè¼ÆÓë·ÂÕæÍ¼
Áù¡¢ÐĵÃÌå»á
FPGA×ÛºÏʵÑé°²ÅÅ
Ò»¡¢FPGA×ÛºÏʵÑéÑ¡Ìâ
×ÐϸÔĶÁÏÂÁи÷Éè¼ÆÌâÄ¿µÄ˵Ã÷ºÍÉè¼ÆÒªÇó£¬Ã¿Î»Í¬Ñ§°´ÕÕÖ¸¶¨µÄÌâÄ¿Íê³ÉÉè¼Æ¡£ÒªÇóͨ¹ý×ÛºÏÐÔʵÑ飬½øÒ»²½Àí½âºÍÕÆÎÕÓ²¼þÃèÊöÓïÑÔ£¨VHDL»òVerilog£©ºÍTOP-DOWNµÄÉè¼ÆÁ÷³Ì£¬Ìá¸ß¶Ôʵ¼ÊÏîÄ¿µÄ·ÖÎöºÍÉè¼ÆÄÜÁ¦£¬Ìå»áFPGAÏîÄ¿¿ª·¢µÄ¹ý³Ì£¬ÊìϤʵÑ鱨¸æµÄ±àд¹æ·¶¡£
¶þ¡¢×ÜÌåÒªÇó
1. Ñ¡¶¨ÌâÄ¿ºó£¬ÒªÑϸñ°´ÕÕÌâĿҪÇó¶ÀÁ¢Íê³É£¬²»¿ÉËæÒâ¸ü¸ÄÌâÄ¿¡£ 2. Íê³É×ÜÌå·½°¸¼°Ïêϸ·½°¸Éè¼Æ£¬Ìá½»¡¶Éè¼Æ·½°¸¡·£»
3. FPGA¿ÎÉèËùÑ¡ÌâĿҪÇó²ÉÓÃ×Ô¶¥ÏòϵÄÈ«ÕýÏòÉè¼Æ·½·¨£¬²¢Ñ¡Óà Verilog_HDL¡¢VHDLÓïÑÔ»òÔÀíͼΪÉè¼ÆÊäÈ빤¾ß¡£
4. ÒªÇóµç·µÄ¹¦ÄÜ·ÂÕæºÍFPGAºó·ÂÕæÑé֤ȫ²¿Õýȷͨ¹ý£¬ÇÒ¹¦ÄÜ·ÂÕæºÍºó·ÂÕæ½¨Òé²ÉÓõÚÈý·½ÑéÖ¤¹¤¾ß£¨Modelsim6.0£©£¬×ÛºÏÓë²¼¾Ö²¼Ïß¹¤¾ßΪ£ºQuartus II¡£
5. Íê³ÉÑéÖ¤·½°¸Éè¼Æ£¬²ÉÓõÚÈý·½¹¤¾ßÍê³Éºó·ÂÕæ£¬Ìá½»ºó·ÂÕæ½á¹û±¨¸æ£»£» 6. ¿Î³ÌÉè¼ÆµÄ¾ßÌåÆÀ¶¨±ê×¼£º
1
¹²·ÖÏí92ƪÏà¹ØÎĵµ