FPGA实验报告 - 图文

八、实验程序

仿真波形图

九、思考题：

改单四拍的步进电机控制方式为4相8拍的控制方式，应该如何设计程序？

实验三 电子钟的设计

一、实验目的

1. 学习VHDL 程序的基本设计技巧；

2. 掌握各类计数器以及它们相连的设计方法； 3. 掌握VHDL 的并行语句和顺序语句的设计方式。

二、实验器材

1. KH-310 下载板； 2. KH-310 时钟模块；

3. KH-310 LED 显示模块； 4. KH-310 七段数码管模块。

三、实验内容

设计一个电子钟，要求可以显示时、分、秒，用户可以设置时间且需要设置的时间显示要求

闪烁。

四、文件档名

加载：Clock.sof 烧录：Clock.pof

项目工程文件：Clock.qpf

五、实验原理

实验原理图如下所示：

图3.27

计数器在正常工作下是对1HZ 的频率计数，在调整时间状况下是对需要调整的时间模块进行计数；控制按键用来选择是正常计数还是调整时间并决定调整时、分、秒；置数按键按下时，表示相应的调整块要加一，如要对小时调整时，显示时间的LED 管将闪烁且当置数按键按下时，相应的小时显示要加一。动态显示模块是对计数器的计数进行译码，送到LED 显示。同学们还可以增加定时和时区切换功基准时钟置数按键

六、实验连线

图3.28

输入信号：

时钟clk：接开发板可调时钟SW7（P152），选择100KHz 频率；

模式选择mode：接脉冲发生器模块EPI0；P236 时间设定set：接脉冲发生模块EPI1；P238 输出信号：

Seg7[7.. 0]接数码管段扫描信号O50～O56、SO57；P73、74、75、76、77、78、79、82 Segctr[7..0]接数码管位选显示信号SO58～SO65；P83、84、85、86、87、88、93、94 CLR ；P1 清零信号

七、实验步骤

下载程序 ，按PULSE1 可进行时、分、秒的切换，按PULSE2 可以对时，分，秒进行设置，I01为系统的使能，I01 为off 时开始计时。

八、实验程序

实验二 数字频率计电路设计

一、实验目的

1. 学习测频法的测量原理；

2. 掌握时钟分频电路的HDL 设计； 3. 掌握CASE 语句的使用；

4. 掌握VHDL 模块化程序设计方式。

二、实验器材

1. KH-310 下载板； 2. KH-310 时钟模块； 3. KH-310 拨码开关模块； 4. KH-310 数码管显示模块；

5. KH-310 8X8LED 点阵显示模块。

三、文件档名

加载：Cymometer.sof 烧录：Cymometer.pof

项目工程文件：Cymometer.qpf

四、实验内容

采用测频法，设计一个8 位十进制数字显示的数字频率计，其测量的范围为1~49999999Hz，被测

试频率可由基准频率分频得到。

五、实验原理

1. 测频法的基本原理

测频法的测量原理如图6.1 所示，在确定的闸门时间Tw 内，记录被测信号的变化周期数（或脉

冲个数）Nx，则被测信号的频率为：fx=Nx/Tw，通常可以设定闸门时间Tw 为1 秒。