X光安检机控制信号时钟提取的设计与实现

DD 金属安检门 ＷＷＷ．ＡＮＪＩＡＮ１６８．ＣＯＭ

虑，该系统采用随即徘徊滤波器作为实现方案。 在实现方案中，环路滤波器通过加减计数逻辑单元实现。通过读取鉴相单元输出的两路使能信号对计数器进行代数累加或累减操作，当达到记数的边界值0或2N时在输出端送出insert或deduct，与此同时，计数器内部寄存器值从2N自动恢复到N，重新开始。

其中clkl是记数时钟，由数控振荡器模块内部分频得到；clr是启动清零控制端；en接前端模块的error信号，该

DD 金属安检门 ＷＷＷ．ＡＮＪＩＡＮ１６８．ＣＯＭ

引脚是对记数功能的使能，即在输入数据有跳变时，才能判断相位误差；up_down是加减记数输入，与上级模块的sign使能信号相连，当sign=1时，做累加操作，当sign=0时，做累减操作，直到代数累加／累减运算到0或2N时，再对累加／累减计数器进行恢复。

在安检机控制信号中，考虑到随机噪声引起的相位误差输出长时间地保持在同一极性，误差很小，在该模块中会被有效抵消，而不会传到后级模块，从而可达到抑制噪声的

DD 金属安检门 ＷＷＷ．ＡＮＪＩＡＮ１６８．ＣＯＭ

目的。与此同时，根据安检机系统参数的要求，取N=512，当处于累加计算时，计算上限为1023；当处于累减计算时，计算下限是O。 2．3数控振荡器

数控振荡器的主要功能是根据前级环路滤波器模块输出的insert和deduct：控制信号，生成本地估算时钟clk_e，该时钟即为数字锁相环最终提取到的数据时钟。此外，在本设计中，数控振荡器整合了本地时钟模块的功能，同时

DD 金属安检门 ＷＷＷ．ＡＮＪＩＡＮ１６８．ＣＯＭ

产生了用于整个系统的各路时钟信号，从而使系统各个模块能够协调工作，保证了系统运行的稳定性和可靠性。数控振荡器模块分为两个基本模块，即catch和div模块。 catch模块的功能如下：

在本系统中，FPGA上用于驱动高速采样数据发送的主时钟为64MHz，因此本设计中的全局时钟Gclk频率为64MHz，这样可以有效节约FPGA上的硬件PLL资源，提高了硬件使用效率。