华中科技大学数字逻辑实验报告

舍五入”输出信号，F2为奇偶检测输出信号。当电路检测到输入的代码大宇或等于（5）10时，电路的输出F1=1；其他情况F1=0。当输入代码中含1的个数为奇数时，电路的输出F2=1，其他情况F2=0。该电路的框图如下所示：

（1） 按照所设计的电路图接线，注意将电路的输入端接试验台的开关，通过拨动开

关输入8421代码，电路输入按至试验台显示灯。

（2） 每输入一个代码后观察显示灯，并将结果记录在输入/输出观察表中。 实验步骤

1． 按照所给定的实验要求填写出F1，F2理论上的真值表。

2． 根据真值表给出F1和F2的卡诺图。

3． 根据逻辑表达式画出电路的平面图：

4． 检查导线和芯片是否完好无损坏，根据电路图和逻辑表达式连接电路。

5． 波动开关输入8421代码，观察显示灯的状况并填写出实际的F1，F2取值表，并与理

论值相对比，确定电路连接是否正确。 实验结果：

电路连接完成后，经检测成功实现舍入与检测电路的功能。

实验二：同步时序逻辑电路设计

实验目的：

掌握同步时序逻辑电路实验的设计方法，验证所涉及的同步时序路逻辑电路，对深对“同步”和“时序”的理解。

实验器材：

双D触发器组件2片，型号为74LS74 负沿双JK触发器组件2片，型号为74LS73

二输入四与非门组件2片，型号为74LS00 二输入四或非门组件1片，型号为74LS02 三输入三与非门组件1片，型号为74LS10 二输入四异或门组件1片，型号为74LS86 六门反向器组件2片，型号为74LS04

实验内容 ：

内容A：

利用所给组件，设计一个同步模4可逆计数器，框图如图所示：

实验步骤

1：画出该电路的状态图：

2．根据状态图做出状态表 X y2 y1 0 0 0 0 0 1 0 1 1 0 1 0 1 0 0 1 0 1 1 1 1 1 1 0 J2 K2 J1 K 0 d 1 d d 1 d 0 1 d 0 d d 0 d 1 1 d d 1 d 1 1 d 1 d d 1 d 1 1 d y2’ y1’ 0 1 1 0 0 0 1 1 1 1 0 0 1 0 0 1 z 0 0 1 0 1 0 0 0 3.做出卡诺图，确定逻辑表达式。