基于FPGA的高速数据采集平台设计

龙源期刊网 http://www.qikan.com.cn

基于FPGA的高速数据采集平台设计

作者：李雪锋

来源：《职业·下旬》2011年第03期

在数字信号处理领域中，随着器件的不断更新和发展，芯片处理速度越来越快，在某些场合和领域中对数据采集速度也有更高的要求，这就使得高速数据采集系统应用越发广泛。在高速数据采集系统中，其核心器件是A/D转换器，高采样率、高精度的A/D转换器性能决定了其高速数据采集系统的性能，同时为了解决采样后续处理速度问题，也需要后续处理采用高速处理芯片。

本文设计了一种基于ALTERA公司Stratix系列FPGA器件EP1S40的高速数据采集平台，其中高速A/D转换器采用了1片国家半导体公司（National Semiconductor）的高速采样器件ADC08D1000芯片，其最高单通道采样频率达1.3 GHz。 一、高速数据采集平台结构

基于FPGA的高速数据采集平台硬件原理框图如图1所示，该高速数据采集平台可实现双通道数据采集，即1片ADC08D1000内部集成了双通道采样器。转换后的数字信号送入FPGA进行采集后数据的处理。由于采样后数据率较高，因此需要FPGA具有LVDS接口以便接收高速数据。

二、系统各部分组成设计 1.A/D转换器电路

ADC08D1000是双通道低功耗的高速8位A／D转换器，全功率带宽(FPBW)为1.7 GHz，用单电源1.9 V供电，功耗只有 1.6W。利用内置的两个转换器进行交替取样，便可将每一通道的取样速度提高至 2 GSPS。每个通道均为差分输入，采样范围可选为650 mV或870 mV(峰-峰值)。该芯片的三线串行总线控制取样率的调校幅度、芯片的其他功能以及独立控制的 I 与 Q 通道的增益与补偿微调功能。 2.时钟电路

时钟电路采用了ADF4360为系统提供1GHz的时钟。该芯片是个集成的整数N合成器和压控振荡器（VCO），中心频率由外置电感决定。采用简单的3线控制来完成所有寄存器的控制与使用。

该芯片输出频率计算公式如下：