TLC3548 芯片中文说明

在转换周期结束，并且变为高电平，在这个周期的结束，/INT为低电平。 转换模式

总共有四种转换模式（模式00，01，10，11）。根据转换如何采样和主处理器接口如何使用，每种转换模式有轻微的差别。禁止在重复模式和扫描模式中触发其他不同类型的转换模式。

一次性转换模式（Mode 00）：对于选择的通道，每一次操作循环执行一次采样和转换。FIFO是没有使用。如果选择/EOC时，当转换周期开始进行时，/EOC就会产生。否则，在转换完成后，/INT会产生。在下一次选择/转换操作中，转换的结果会通过SDO管脚输出。

重复模式（Mode 01）：对于通过4位命令选择的通道,每一个操作循环执行双倍采样和转换。结果保存在FIFO寄存器中。采样的次数可以通过CFR寄存器编程设置，而且等于FIFO栈顶。一旦FIFO满栈，将会产生中断/INT，同时操作结束。如果FIFO没有被读取，里面的数据将在下次操作中被替换。当写CFR命令设置转换模式为01时，此模式操作开始；然后通过选择/转换命令，进行采样和转换固定通道的信号（触发通过/CS，FS或/CSTART），直到到达FIFO的满栈。如果/CS或FS触发采样，在SDI的数据是必须是选择任一通道的命令。在转换状态时，对于设置转换器，这个数据是假代码。在操作的开始以后，它不能改变已经存在的选择的通道设置，直到FIFO寄存器满了。在所有操作结束后，主处理器可以读FIFO，然后重新选择通道，并且开启下一个重复操作模式；或者立刻重选通道，开始下一次重复操作（通过/CS，FS或/CSTAR），或者重新配置转换器，然后根据新的设置，开始一个新的操作。如果/CSTRA触发采样，当FIFO满后，主处理器可以立刻开始下一个重复操作模式（在当前通道）。另外，如果FS触发操作，/CSTART触发采样和转换，在整个转换期间/CS不能触发。这种模式允许主处理器设置转换器，继续监控固定的输入，得到需要的采样数据。

扫描模式（Mode 10）：在每一个操作期间，根据编程的序列，列在扫描序列（通过CFR寄存器的D[4:3]设置）的所有的通道被采样和转换每一次。结果保存在FIFO。当FIFO满栈时，中断/INT就会产生，操作就会结束。在所列的所有通道被访问之前，如果FIFO已经满栈，余下的通道将被忽略。允许主处理器改变扫描序列的长度。当写CFR命令设置扫描序列，扫描模式开始。然后开启（根据串口要求选择/CS、FS或/CSTART）触发，进行采样和转换扫描序列所列的通道，直到FIFO满栈。如果是/CS或FS触发采样的开始，在转换期间，对于设置转换器，SDI的数据必须是选择任一通道的命令。然而，这个命令是假的代码。它不会改变已经存在的转换序列。在FIFO满栈后，转换器会等待读FIFO命令。在读FIFO或写CFR命令执行之前，转换器不进行任何操作。主处理器必须完整的将FIFO的值读出或者执行写CFR操作。如果是/CSTART触发采样的开始，在读FIFO或写CFR命令之后，主处理器必须通过/CS或者FS发送一个额外的选择/转换命令（可选择任意通道）。这个额外的周期被命名为辅助周期，用来设置转换器进入转换状态，但不会对已经存在的转换序列产生影响。另外，如果FS开启操作触发，并且/CSTART触发采样和转换，/CS在转换周期中不能触发。

重复扫描模式（Mode 11）：除了在FIFO满栈之后，在下一个操作循环开始之前，不必再读FIFO，这种模式工作方式与Mode 10一样。下一次扫描可以立刻重复进行，但FIFO的内容会被新的结果替代。主处理器可以完整读FIFO的内容，然后通过执行采样/转换触发（/CS、FS或/CSTART）或者改变器件设置通过写CFR命令，开始下次扫描或重复扫描立刻（对于存在的扫描序列）。

当多个开关从一个通道到另一个通道，寄存器会影响已经存储的DAC电荷分配重新分配。在每一次转换之后，如果改变通道，通道对通道隔离效果将会减弱。例如，在模式10和模式11之间，对于扫描序列0-1-2-3-4，隔离效果大约是70dB。这种存储结果的影响可以通过增加采样时间和使用采样序列0-0-2-2-4-4-6-6并且对于每个通道忽略第一次采样结果的方式来减弱。图8显示典型的隔离与吞吐量速率比较，当CH0使用正弦信号（35kHz,3.5Vp-p）和CH1使用dc时，在两个通道间轮流转换，同时测量CH1正弦波形的衰减率。

转换时钟和转换速率：

转换时钟源可以使用内部时钟OSC，或外部时钟SCLK。当外部时钟使用时，转换时钟等于SCLK/4。完成一次转换需要花费18个转换周期加15ns。如果选择外部时钟，转换时钟（不包括采样时间）是18×（4/Fslk）+15ns。表4显示当模拟输入源阻抗是1kΩ，最大转换速率（包括采样时间）。

FIFO操作：

转换器有8级FIFO，可以编程有不同的栈底。当到达栈底时，器件会产生

一个中断给主处理器。在模式01，10，和11中，FIFO用来存储一个固定通道或者根据编程设置的扫描序列通道的转换结果。例如，一个应用需要从通道3得到八个结果。在这种情况下，如果栈底设置为满，FIFO就会被来自通道3的8个转换序列数据填满。另一个应用也许需要依次从通道0，2，4，6得到数据。栈底被设置1/2满刻度，并且扫描序列选择0－2－4－6－0－2－4－6。一旦所有的四个数据转换放入FIFO，一个中断被送入主处理器。在上电并执行一个写CFR操作后，FIFO内容将重新设置。FIFO的数据在自动掉电或软件掉电可以保存。 掉电模式：器件有两种掉电模式。

自动掉电模式：当一个转换完成后，器件进入自动掉电模式。在自动掉电模式，当选择内部基准时，器件功耗减少到大约1.8mA。内嵌基准可以使器件立刻恢复工作。恢复过程非常快，足够在循环之间使用。激活/CS，FS，/CSTART可以使器件从掉电状态恢复。当使用外部基准时,SCLK停止，这时电源电流是20uA。

软件掉电模式：写8000h到器件可以使器件进入软件掉电状态，并且整个器件（包括内嵌基准）进入掉电状态。如果SCLK停止，电源电流可以减少到大约20uA。一旦器件处于软件掉电模式，不选择/CS可以省电。激活/CS，FS，/CSTART可以唤醒器件。若选择外部基准，唤醒器件没有延迟；若是内部基准，大约需要20ms来唤醒器件。

除非在扫描操作序列必须再次开始，在任何掉电模式下，寄存器配置不起作用。FIFO内容在两种模式都可以保存。

备注：AD中相关名词解释

1、SPS SamplesPerSecond 每秒抽样数

2、LSB-Least Significant Bit 最小可分辨信号 3、THD-Total Harmonic Distortion 总谐波失真 4、SINAD-噪声谐波比

5、INL－Integral nonlinearity，积分非线性

6、Bandgap voltage reference，常常有人简单地称它为Bandgap。是利用一个与温度成正比的电压与二极管压降之和，二者温度系数相互抵消，实现与温度无关的电压基准。因为其基准电压与硅的带隙电压差不多，因而称为带隙基准。实际上利用的不是带隙电压。现在有些Bandgap结构输出电压与带隙电压也不一致。

7、伪差分输入(Pseudodifferential input)，伪差分模式时，信号与输入的正端连接，信号的参考地与输入的负端连接。伪差分输入减小了信号源与设备的参考地电位(地环流)不同所造成的影响，这提高了测量的精度，并允许在仪器放大器的共模电压范围内与浮动信号连接。伪差分输入与差分输入在减小地环流和噪声方面是非常相似的，不同的方面在于，差分输入模式下，负端输入是随时间变化的，而在伪差分模式下，负端输入一定仅仅是一个参考。描述伪差分的另外一种方式就是，输入仅仅在打破地的环流这个意义上是差分的，而参考信号(负端输入)不是作为传递信号的，而仅仅是为信号(正端输入)提供一个直流参考点。 8、FIFO: First In First Out, 先进先出。