毕业设计(论文)基于单片机的广告流水灯控制设计

P2口：P2口为一个内部上拉电阻的8位双向I/O口，P2口缓冲器可接收，输出4个TTL门电流，当P2口被写“1”时，其管脚被内部上拉电阻拉高，且作为输入。并因此作为输入时，P2口的管脚被外部拉低，将输出电流。这是由于内部上拉的缘故。P2口当用存储器或16数据存储器时，P2口输八位。在给时，它利用势，当对外数据存储器时，P2口输能寄存器的

I/O口 P3.0 P3.1 P3.2 P3.3 P3.4 P3.5 P3.6 P3.7 引脚 RXD TXD INT0 INT1 描述 于外部程序位地址外部进行存取出地址的高出地址“1”内部上拉优部八位地址进行读写出其特殊功内容。P2口

串行输入口 串行输出口 外部中断0 外部中断1 记时器0外部输入 记时器1外部输入 外部数据存储器写选通 外部数据存储器读选通 T0 T1 WR RD 在FLASH编程和校验时接收高八位地址信号和控制信号。

P3口：P3口管脚是8个带内部上拉电阻的双向I/O口，可接收输出4个TTL门电流。当P3口写入“1”后，它们被内部上拉为高电平，并用作输入。作为输入，由于外部下拉为低电平，P3口将输出电流（ILL）这是由于上拉的缘故。

P3口也可作为AT89C51的一些特殊功能口，如表1所示：

表1特殊功能

9

AT89C51振荡器特性为： XTAL1和XTAL2分别为反向放大器的输入和输出。该反向放大器可以配置为片内振荡器。石晶振荡和陶瓷振荡均可采用。如采用外部时钟源驱动器件，XTAL2应不接。有余输入至内部时钟信号要通过一个二分频触发器，因此对外部时钟信号的脉宽无任何要求，但必须保证脉冲的高低电平要求的宽度[6]。 4.1.2 74HC595寄存器

驱动电路由集成电路74HC595构成，它具有一个8位串入并出的移位寄存器和一个8位输出锁存器的结构，而且移位寄存器和输出锁存器的控制是各自独立的，可以实现在显示本行各列数据的同时，传送下一行的列数据，即达到重叠处理的目的。

74HC595的外形如图7所示，引脚图如图8所示，功能如表2所示。它的输入端有8个串行移位寄存器，每个移位寄存器的输出都连接一个输出锁存器。引脚SI是串行数据的输入端。引脚SCK是移位寄存器的移位时钟脉冲，在其上升沿发生移位，并将SI的下一个数据打入最低位。移位后的各位信号出现在各移位寄存器的输出端，也就是输出锁存器的输入端。RCK是输出锁存器的打入信号，其上升沿将移位寄存器的输出打入到输出锁存器。引脚G是输出三态门的开放信号，只有当其为低时锁存器的输出才开放，否则为高阻态。SCLR信号是移位寄存器的清零输入端，当其为低时移位寄存器的输出全部为零。由于SCK和RCK两个信号是互相独立的，所以能够做到输入串行移位与输出锁存互不干扰。芯片的输出端为Q0～Q7，最高位Q7可作为多片74HC595级联应用时，向上一级的级联输出。但因Q7受输出锁存器打入控制，所以还从输出锁存器前引出了Q7’，作为与移位寄存器完全同步的级联输出[11]。

图7 74HC595外形

10

8 74HC595

符号 引脚 描述 Oo~O7 1~7 并行数据输出 GND 8 地 Q7’ 9 串行数据输出 SRCLR 10 主复位（低电平） SRCLK 11 移位寄存时钟输入 RCLK 12 存储寄存时钟输入 CE 13 输出有效（低电平） SER 14 串行数据输入 VCC 16 电源

表2 74HC595功能表

11

引脚图

图

4.1.3 74LS154译码器

74LS154这种4线—16线译码器非常适合用于高性能存储器的译码器。当两个选通输入G1 和G2 为低时, 它可将4 个二进制编码的输入译成16 个互相独立的输出之一。实现解调功能的办法是：用4 个输入线写出输出线的地址，使得在一个选通输入为低时数据通过另一个选通输入。当任何一个选通输入是高时，所有输出都为高。编码器74LS154外形如图9所示，功能如表3所示。真值表[12]图10所示。

图9 74LS154 编码器外形

表3 74LS154功能表

12