一位全加器版图设计与模拟

本科毕业设计论文

题 目 一位全加器版图设计与模拟

专业名称 电子科学与技术

学生姓名 张戡

指导教师 保慧琴

毕业时间 2014年6月

毕业 任务书

设计 论文

一、题目

一位全加器版图设计与模拟

二、指导思想和目的要求

对一位全加器的版图设计与模拟进行研究，从而对版图设计的重点、要点、难点进行分析掌握，同时对全加器工作原理有更深入的了解，为之后其他器件版图设计积累经验。了解一位全加器工作原理及运作特性，利用L-edit软件制作全加器原理电路图；学习L-edit软件操作与调试，阅读软件说明了解常用器件架构中各部最小尺寸与最小间隔；运用L-edit软件绘制一位全加器版图，使版图符合规范结构完整正确并对其进行仿真得到正确完整的仿真结果；最后对版图进行优化使得所绘版图为符合L-edit软件要求的最小版图器件并再次进行仿真得出结果总结心得。

三、主要技术指标

对两个一位二进制数及来自低位的“进位”进行相加，产生本位“和”及向高位“进位”。全加器有三个输入端，二个输出端，其真值表如下所示。 其中Ai、Bi分别是被加数、加数，Ci-1是低位进位，Si为本位全加和，Ci为本位向高位的进位。

Ai Bi Ci-1 0 0 0 0 0 1 0 1 0

Si Ci 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 1 1 0 0 1 0 1 1 1

四、进度和要求

第3-4周 第5-6周 搜集课题资料对一位全加器深入了解。 学习使用Tanner软件L-edit基本对象编辑、基本设计编辑、设计规则检查。 第7-8周 第9-10周 熟练掌握L-edit对基本器件的版图绘制及检测，解决客服常遇问题。 对基本器件进行组合置入，使之完成一位全加器的功能。 第11-12周 周完成一位全加器版图设计与模拟，并对版图进行检测。 第13-14周 对所绘版图进行仿真得到相应结果。 第15-17周 修改并完成论文，参与学校答辩。

五、主要参考书及参考资料

[1] Christopher Saint，Judy Saint. 集成电路版图基础—实用指南[J].清华大学出版社，2006.10 （2）:132-145.

[2] R.Jacob BakerHarry W. Li/David E. Boyce. CMOS电路设计[M].技术出版社，2006.01.

[3] Alan Hastings. 模拟电路版图艺术[M]. 清华大学出版社，2007.09. [4] P.E.艾伦.D.R. CMOS模拟电路设[M]. 科学出版社，1995.02. [5] 曾庆贵.集成电路版图设计[M]. 机械工业出版社，2008.02.

学生 张戡 指导教师 保慧琴 系主任 张会生

西北工业大学明德学院本科毕业设计论文

摘 要

集成电路版图是电路系统与集成电路工艺之间的中间环节，集成电路版图设计是指把一张经过设计电子电路图用于集成电路制造的光刻掩膜图形，再经过工艺加工制造出能够实际应用的集成电路。加法运算是数字系统中最基本的运算，为了更好地利用加法器实现减法、乘法、除法等运算，需要对全加器进行功能仿真设计和分析。另外通过全加器可以对其它相关电路有所了解。

本文用对一位全加器进行了全面的分析。在画电路元器件的版图需要熟练使用版图设计软件，熟悉电路知识和版图设计规则，掌握MOS管等基本元器件的内部结构及版图画法，通过对门电路和一位全加器电路的版图设计，熟悉电路元器件的版图布局，元器件版图间的连线等设计方法，在版图设计规则无误的前提下做到电路的版图结构紧密，金属连线达到最优化的目的。

关键词：L—edit软件，版图设计，一位全加器，仿真

I